DDR地址线创建port时，报错

wux · 发表于 2021-8-24 15:10

您需要登录才可以下载或查看，没有帐号？注册

x

在用POWER SI工具进行频域仿真时，产生如下问题，在此求教。
1.地址线后端有上拉电阻时输出port时报错？错误见图片。(此处只选择了两根地址线，错误应该是和上拉电阻有关）

2.对下图中的DDR时钟线如何建立port?

wux · 发表于 2021-8-24 15:31

一世虚忘 · 发表于 2021-8-24 15:44

Vegeta · 发表于 2021-8-24 17:18

这个我也不太熟练，如果是我我会检查一下两根线连接的电阻电容使能了没有？上拉电源网络使能了没有？

unrelated · 发表于 2021-8-28 23:07

learning...learning

帐号		自动登录	找回密码
密码			注册

推荐内容 /1