DDR地址线创建port时，报错

wux

在用POWER SI工具进行频域仿真时，产生如下问题，在此求教。
1.地址线后端有上拉电阻时输出port时报错？错误见图片。(此处只选择了两根地址线，错误应该是和上拉电阻有关）

" C2 L1 ^' Z$ S5 T7 O( i# P' H2.对下图中的DDR时钟线如何建立port?
3 k% c3 o! g: C0 ^  y9 F

6 ^4 }% T/ S$ g) `7 t

mellifluous

1、上拉电阻的问题
3 q2 g: D( h1 r6 c: B! b

diff

电阻赋值，接电源的加port