DDR地址线创建port时，报错

wux

在用POWER SI工具进行频域仿真时，产生如下问题，在此求教。
1.地址线后端有上拉电阻时输出port时报错？错误见图片。(此处只选择了两根地址线，错误应该是和上拉电阻有关）
0 S* Q6 M' ^* p+ E2 l3 h! Q
2.对下图中的DDR时钟线如何建立port?

; }5 ~' x. }5 F
. \* K# P0 p; A7 @6 x' ~5 s5 U" t

mellifluous

1、上拉电阻的问题
9 _; E( T$ i" W6 o

diff

电阻赋值，接电源的加port