【问高手】关于多层板的布局布线的问题

libsuo

高人讲解，受益匪浅 。顶一个。

webwin

dingqilai

rjc

布局布线是个很复杂的问题啊 还要看结构的~~

panhaojie

学习了，谢谢！

elmma

道行太浅,理解不够彻底啊.不过俗话说师父领进门,修行在个人啊
$ n) M: J1 [1 I: C5 x好好修行去

aesther

受益匪浅！！高手不少

WS99

学习了，。。。。。。

yuanyuanye

受益匪浅！！

xhymsg

好贴，学习到了一点

forevercgh

关于stub的回答贼精彩！！！
佩服！！！

kljy911

啥时候偶也能答疑解惑呢~~~成为高手呢~~~

cherry5767

都是高手啊

PL281

原帖由 alooha 于 2007-10-10 15:04 发表
9 _/ ^3 `8 P9 y* h2 n内层精确的阻抗控制是由生产工艺决定的，跟仿不仿真没有关系，表层走线的介质一般都是半固化片，压合后还要电镀，而内层至少会有一层是芯板，另外也不需要电镀，所以内层的阻抗会比表层更加稳定。

6 b2 z" @- c: I' S/ r- ]: @
+ L! N3 m4 s; Y3 I, z' G8 U6 y对阻抗控制很严格的线,我会选择TOP或者BOTTOM.原因如下:
对于多层板,对于50ohm阻抗,内层往往只需要线宽6mil就够了,因为PCB加工很容易有1mil线宽的误差,则单单这项误差就能使阻抗误差达到10%.
而外层,50ohm,我就可以走16mil,那么1mil线宽误差导致阻抗误差不会超过1%.

当然内层也可以走更宽的走线,可内层要走到16mil以上走线,则PCB会太厚太厚.
- O3 F9 c+ ?5 e9 ]" C
/ g& @& j% I6 Y1 }2 S; K) }: z所以个人倾向于把需要阻抗控制很严格的信号走表层.这些信号一般是模拟,射频,时钟等!而普通的数字信号线更注意的是阻抗的一致性.

madin

那按你这么说的话 那数据地址等线,要求阻抗控制的,你是没有办法走表层的啊.16MIL的线怎么走的出来啊,即便是你走的出来,那要是要求做等长的时候你怎么做啊? 要是个别的几根线 按你这么说的还可以 不过器件的干涉是不是会很严重啊?

matice

原帖由 alooha 于 2007-10-9 16:33 发表
这是个鱼和熊掌不可兼得的问题，下面简单说下内外层布线的特点：
（1）表层（TOP和BOTTOM层）布线
: e& v8 j9 v  m1 J* X+ N6 ^         分析一下表层布线的环境，线的一侧是介质，一侧是空气（忽略阻焊油漆），等效介电常数小于中间层，传输线 ...

  Y# N  K2 z& F# Z
讨论一下对于时钟线的处理
) M+ t1 o- Q. D6 t- z$ Y& @
现在的元器件一般都是表贴元件，所以，对于时钟线，我一般都走表层，目的是不打过孔。走内层的话，至少要在时钟线上打两个过孔。