本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › EDA工具&PCB设计 › Cadence Allegro论坛 › 关于等长的各个问题？？？
12下一页
返回列表 发新帖
查看: 3069|回复: 24
打印 上一主题 下一主题

关于等长的各个问题？？？

[复制链接]
we167527
  • TA的每日心情
    开心
    2025-7-17 15:34

    • 签到天数: 1216 天

    [LV.10]以坛为家III
    跳转到指定楼层
    1#
    发表于 2019-10-8 14:53 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录！

    您需要 登录 才可以下载或查看，没有帐号？注册

    x
    本帖最后由 we167527 于 2019-10-8 15:18 编辑
    3 l5 D; L3 W" b: w6 I+ b+ n( {) |" T7 i! M! d
    提问：对于DDR2/3/4，还有USB、MIPI和HDMI等各种协议等长的各种问题，网上有着不同的答案！
    5 ?1 K% J" Q2 A$ q9 P: W. [6 ]+ `  r# u当然都相等是最好的方法，可实际很难做到。
    ( m  b' Q+ y% P, A想问问怎么做是稳定又能照顾等长设计的呢？？？5 Z* g4 S5 U. n) E! V) W" r" H
    下面就拿DDR3/4来举例吧！以高速高频的来说。
    3 h; ?+ W; L5 D" U, {7 l  d; ^
    % r# Q0 x$ ]" O/ [& ]" c1）多颗DDR3/4设计的时，如4颗8颗或者16颗时，拓扑不管采用T型或者FLY-BY型，数据组内误差多少？
    8 s0 A; V2 [& A9 y
    " }& @' @( |% q3 O. ^数据组内与DQS之间考不考虑相互的误差？如果考虑误差在多少合适？: a) E) O$ Q0 h$ H% l" g
    2）地址组/控制组/时钟组内误差多少？
    1 K$ u9 A# U. }地址组/控制组与CLK之间考不考虑相互误差？如果考虑误差在多少合适？
    % K) h- Q. d" }  P9 C1 ?3）如果数据组和地址组/控制组都是走内层！而CLK不打孔只走表层，是否可行？
      [9 L* B) t0 L7 W7 O: e如果这样CLK与地址组/控制组之间误差又在多少合适？0 g  Y4 g9 S! n' b0 H6 y" M. M: N
    4）一般情况下，CLK与最短的DQS之间，最大误差差多少可以接受？+ D' o& m) M& a/ J9 q
    CLK与DQS之间间距需要符合5W还是3W就可以？" b( V3 o, x; r
    5）数据组最长的走线不要超过多少为佳？2 R  q& w1 X( \5 @$ H
    6）VTT电阻到内层的PAD之间的最长的走线长度需要控制在多少以内？
    3 U8 I, H* [5 z, b7 ^7）RESET、CS和ALERT需要等长处理吗？
    . o7 a4 y# H6 H4 @1 x% ]  l8）HDMI、DP差分等长组内多少合适。考不考虑差分对与差不对之间的误差？( w6 V+ e- p- ?; C& Z

    7 P  ~. t& N2 S5 k如果还有其他需要特别注意的，请各位补充。# D  z1 U9 q' q8 n2 V. ~
    谢谢！0 X2 ~& L$ S8 T  K
    ( C* C  D+ M( g0 k

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复

    举报

    EDA365微信号及QQ群号！
    we167527
  • TA的每日心情
    开心
    2025-7-17 15:34

    • 签到天数: 1216 天

    [LV.10]以坛为家III
    推荐
     楼主| 发表于 2019-10-16 22:22 | 只看该作者
    本帖最后由 we167527 于 2019-10-16 22:24 编辑
    " H9 }, w' h$ D  n: B+ f+ x. q) s
    zhangxiang0270 发表于 2019-10-16 10:55
    " u& E4 B- C% _, M& }建议看下这个回答https://zhidao.baidu.com/question/491285617.html
    8 I* ~( S! |8 U2 `- b5 k1 \
    我明白了~! p( A# D, u  Y6 c$ I# \
    是不是CLK大于地址组1000mil的长度跟小于地址1000mil是一样的吧？3 a' c8 {' Z& r; f) @" ~
    CLK并不会在达到内存端后保持等待地址的到来。$ ^2 @8 J4 t! B- x5 U1 f! D! j7 p
    而是CLK和地址在控制端源源不断的一直发送出来。
    & m0 o" L' j  O' z: Z, E经过不同的等长路径后，每一个CLK和地址的周期的延时误差是一样的。
    $ U4 v( t4 Z/ k) B6 h& h& y1 {$ V0 E' Z0 `) z& h+ S* c
    不管控制端发送的地址正确数据是多少，假设是0X01；再到达内存端后，
    " D, s$ \( e  KCLK和地址数据满足内存颗粒的建立时间和保持时间后，就会被认为是正确
    1 e% x; P5 N1 ^( [数据而被采集存储，假设这是采集的时间是0X02。
    4 R! Y9 M: [+ v! T" N! H* Y
    8 c9 f. ]4 R% L- [) W9 u( l再问个问题：
    3 L* |* ?; Q! t3 b4 Chttp://www.edadoc.com/cn/TechnicalArticle/Show.aspx?id=1015+ C; _2 @) G( m2 p
    1）上述文章中最后一段计算中等到延时误差在160ps*6mil/S=±960mil。( W* U+ O# J( X1 R8 K% c& H
    这里取的160是下面式子中最小的值吧？？？
    & T) R: A, f3 O, N' u2）如果T_vb-T_setup或者T_hold-T_va其中一个式子等于的是100mil，另一个是200mil。误差的范围就变成100ps*6mil/S=±600mil了吗？？？8 b4 {1 y9 w* b/ h
    计算公式：" K/ ~! [1 \2 u. c2 V
    T_vb-T_setup=375-215=160ps
    7 Y5 ]2 {0 l$ AT_hold-T_va=-160ps+ ^( ]4 ?! o& P: R/ Y) r: B
    3）T_pcbskew>T_hold-T_va的式子是不是可以改成：1 h0 N9 z2 o: K' I* s$ P
    T_va-T_hold>T_pcbskew？？？2 e9 W& j9 Q/ R9 m2 e
    ; y' d+ u9 ?) U

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    zhangxiang0270
  • TA的每日心情
    开心
    2019-11-20 15:23

    • 签到天数: 2 天

    [LV.1]初来乍到
    推荐
    发表于 2019-10-9 10:47 | 只看该作者
    we167527 发表于 2019-10-8 15:175 O# V+ z. V$ {3 T. k5 K, m
    我的做法是：
    : ^5 N  B2 ?" f( K1）数据组内误差+/-25mil。, A! J# T+ A% }! ?* S
    且不考虑DQS与组内数据线和掩码线之间的误差。只做DQS差分对之 ...
    7 ^3 c5 j& ^8 F% J5 K
    这个如果偶芯片资料的画按芯片资料来，没有按经验来，严格点好，给个某公司某平台给你做参考，DQ-DQS（DQS-500 mils <= DQ <= DQS+500 mils）；DQ-DQ（Max DQ – Min DQ <= 40 mils);DQS-CLK(CLK-2500mils <= DQS <= CLK+1500 mils);CMD-CLK(CLK-500 mils <= CMD <= CLK+500 mils);CMD-CMD(Max CMD – Min CMD <= 200 mils);CLK-CTRL(CLK-100 mils <= CTRL <= CLK);CLK and CLK# length matching should be within ± 5mils.DQS to DQS# length matching should be within ± 5mils.这是前几年的旧平台要求，新的芯片资料比这要求更严；至于长度也不是越短越好要看芯片要求，以前做过一款服务器PCIE3.0要求3000-8000MIL，结果长度小于3000出问题，把长度加长了才解决；' j1 h% C& ?; v! m7 l+ B+ Q: O9 U4 K3 A

    点评

    we167527
    谢谢！ 请问有没有试过数据组走线长度大于CLK的情况！ 大于个20mil应该没有问题！如果大于100/200mil的情况下！ 不知道跑1066之类的高速起来会怎么样？  详情 回复 发表于 2019-10-9 13:45

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    we167527
  • TA的每日心情
    开心
    2025-7-17 15:34

    • 签到天数: 1216 天

    [LV.10]以坛为家III
    推荐
     楼主| 发表于 2019-10-8 15:17 | 只看该作者
    本帖最后由 we167527 于 2019-10-8 16:13 编辑
    ! G% ?4 P  k- j, N' K& o2 w
    2 l% H4 Y5 D  @( i我的做法是：. I' ?: @3 W; M$ O3 r+ h7 I5 V) j! C
    1）数据组内误差+/-25mil。/ g' u! ?$ h: ~
    且不考虑DQS与组内数据线和掩码线之间的误差。只做DQS差分对之间误差+/-5mil即可。- C$ W* L0 K7 y# Y; {0 U, w) H
    2）地址/控制组内误差+/-100mil。
    + \2 H* G* Z; e8 ?不考虑CLK与组内其他走线的误差，一般选择CLK做最长的那组，CLK差分对之间误差+/-5mil。% B# d6 f0 ^* J, S% l4 v, h
    3）如果数据组内地址/控制组走内层。CLK我也会选择走内层。如果地址/控制组走多层，我也! A$ m  S& B# }$ V+ v
    选择CLK走多层中的某一层。
    ' j3 e+ B/ _3 Y/ E8 h, k4）一般不考虑CLK与最短的DQS之间的误差。+ {' m/ ~% ]0 V0 M" ]% s' X
    一般CLK与DQS之间走3W即可。
    8 q9 |5 Z3 W6 h/ o  Z4 x2 N5）一般不超过2500mil。不过也不会太在意。4 k- i: r3 Z7 _. F% C5 ^! W& g
    6）一般不超过500mil。也是不太在意。
    3 r6 y: v9 J& j7）一般都做等长处理。也有不做的！
    ' f! c0 ?8 K0 R3 ?% F* v& H* U7 R8）差分组内+/-10mil。组对组+/-200mil或者+/-100mil。+ Y* I, v, w. a" E; u
    以上未经过10G以上的信号测试和仿真，不知道有哪些地方不对，请指正补充！
    8 z! S' ?& o/ o. t谢谢！

    点评

    zhangxiang0270
    这个如果偶芯片资料的画按芯片资料来，没有按经验来，严格点好，给个某公司某平台给你做参考，DQ-DQS（DQS-500 mils  详情 回复 发表于 2019-10-9 10:47

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    jiuiyuop
  • TA的每日心情
    开心
    2019-11-20 15:09

    • 签到天数: 1 天

    [LV.1]初来乍到
    3#
    发表于 2019-10-8 15:24 | 只看该作者
    这个问题芯片手册里面应该都有的，下面是我的经验值，都是比较保守些的1 P) |- G  B3 J2 L
    1，ddr数据线等长一般参考DQS+/-10th就可以，当然也可以适当放大( Q& H% `; Z$ D6 {6 v% I
    2 地址线参考CLK+/-15或+/-20都可以
    ) x" e: ?6 p# T2 \3 o! [( q3 DQS和CLK的对内误差5mil就行2 G. M2 r: j5 g" P" H, N0 f
    4DDR4一般要考虑过孔长度' O5 n& @  S7 w1 L1 ^) Z
    5clk和DQS要根据手册看有时候有长度要求，有时候没有+ ?+ _+ e7 ^2 A. ^, R
    6clk和Dqs间距问题，3W可以，不过能大点还是大点好，间距不允许的话小点也行
    # u: Y' ~3 Q& q7REST不需要做等长
    ! f  X  V; v# Y: y/ T6 w/ ?2 z9 u! ]7 T; z9 j& X8 b

    点评

    we167527
    谢谢！ 好严格！数组组做+/-10mil。可以理解！ 地址/控制组做+/-10mil或者+/-20mil好严格！。 地址/数据组都要同组同层还是可以多层？  详情 回复 发表于 2019-10-8 16:11

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    糖糖一号

    该用户从未签到
    4#
    发表于 2019-10-8 15:55 | 只看该作者
    :学习了解下
    6 w, f4 D4 ^1 }) o; A

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    we167527
  • TA的每日心情
    开心
    2025-7-17 15:34

    • 签到天数: 1216 天

    [LV.10]以坛为家III
    5#
     楼主| 发表于 2019-10-8 16:11 | 只看该作者
    jiuiyuop 发表于 2019-10-8 15:24. L- j) {$ l/ b5 P" g
    这个问题芯片手册里面应该都有的，下面是我的经验值，都是比较保守些的
    6 W( X9 |0 ?5 R0 ~9 [3 U# u% Z1，ddr数据线等长一般参考DQS+/-10 ...

    1 q: {) m9 V5 Y- }8 A8 U谢谢！
    7 p* t& q" C# t1 t; X! y# X好严格！数据组做+/-10mil。可以理解！$ d5 j- ], t& n
    地址/控制组做+/-10mil或者+/-20mil好严格！9 b# M( L' `% \/ F9 A' d) {" u
    地址/数据组都要同组同层还是可以多层？
    . T$ _- f6 O7 ], b* Z

    点评

    jiuiyuop
    数据线要同组同层，地址线可以多层走线  详情 回复 发表于 2019-10-9 09:24

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    jiuiyuop
  • TA的每日心情
    开心
    2019-11-20 15:09

    • 签到天数: 1 天

    [LV.1]初来乍到
    6#
    发表于 2019-10-9 09:24 | 只看该作者
    we167527 发表于 2019-10-8 16:11
    $ B, h- {) p# e; _9 x' U谢谢！8 p5 v' b1 H, k) O
    好严格！数据组做+/-10mil。可以理解！& w' \/ n; ?/ i- K9 |$ H
    地址/控制组做+/-10mil或者+/-20mil好严格！

    - _3 |% O: y9 A+ \  d1 ~" e+ c+ G数据线要同组同层，地址线可以多层走线0 z5 r: ^2 o' f' o% J" E
    1 F/ ~: R4 p1 w$ Y- n/ r

    点评

    we167527
    明白~ 请问有没有试过数据组走线长度大于CLK的情况！ 这种情况还能跑起来嘛？  详情 回复 发表于 2019-10-9 13:43

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    zhangxiang0270
  • TA的每日心情
    开心
    2019-11-20 15:23

    • 签到天数: 2 天

    [LV.1]初来乍到
    8#
    发表于 2019-10-9 10:50 | 只看该作者
    we167527 发表于 2019-10-8 15:17: v5 D+ t/ e; _* a$ g, H2 b, L
    我的做法是：1 e6 z0 ?) j% L9 {. m" d! w
    1）数据组内误差+/-25mil。
    + L: X- j5 g5 h. Z且不考虑DQS与组内数据线和掩码线之间的误差。只做DQS差分对之 ...

    . _# \4 K2 Z& @& _
    - Y1 O3 F6 A& D

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    we167527
  • TA的每日心情
    开心
    2025-7-17 15:34

    • 签到天数: 1216 天

    [LV.10]以坛为家III
    9#
     楼主| 发表于 2019-10-9 13:43 | 只看该作者
    jiuiyuop 发表于 2019-10-9 09:24
    ! @% l6 P- L7 M数据线要同组同层，地址线可以多层走线
    ! b3 y$ \0 |0 g; h1 u6 f
    明白~8 g0 k8 W% A# f+ H' l' y
    请问有没有试过数据组走线长度大于CLK的情况！
    * x* O" \( d/ b+ t* Y2 b, {这种情况还能跑起来嘛？) x5 S8 l5 Y7 w" j" U

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    we167527
  • TA的每日心情
    开心
    2025-7-17 15:34

    • 签到天数: 1216 天

    [LV.10]以坛为家III
    10#
     楼主| 发表于 2019-10-9 13:45 | 只看该作者
    zhangxiang0270 发表于 2019-10-9 10:47
    + J6 {( b9 z; ?5 f. h这个如果偶芯片资料的画按芯片资料来，没有按经验来，严格点好，给个某公司某平台给你做参考，DQ-DQS（DQ ...
    4 Z) _& R& l2 z6 L: F
    谢谢！
    + n6 ?" L1 E& O% V4 Q; q) _请问有没有试过数据组走线长度大于CLK的情况！
    , o/ N7 U( C3 p# K3 P大于个20mil应该没有问题！如果大于100/200mil的情况下！
    ' Z& z0 P& B2 V不知道跑1066之类的高速起来会怎么样？8 f8 Y, V1 z1 C1 e6 N

    点评

    zhangxiang0270
    我们产品要求跑到2133  详情 回复 发表于 2019-10-10 14:11
    zhangxiang0270
    数据组走线经长大于CLK，有时候大几百MIL的情况都有  详情 回复 发表于 2019-10-10 14:09

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    zhangxiang0270
  • TA的每日心情
    开心
    2019-11-20 15:23

    • 签到天数: 2 天

    [LV.1]初来乍到
    11#
    发表于 2019-10-10 14:09 | 只看该作者
    we167527 发表于 2019-10-9 13:454 t0 a4 ]5 o8 Q; d1 p
    谢谢！
    # B8 f% Z3 T) r: x0 }7 D请问有没有试过数据组走线长度大于CLK的情况！' L( O& @3 s) U) m9 F
    大于个20mil应该没有问题！如果大于100/200mil的 ...
    1 h5 F1 G: R+ l/ }
    数据组走线经常大于CLK，有时候大几百MIL的情况都有
    / l% w" d1 q; J* x" E0 i

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    zhangxiang0270
  • TA的每日心情
    开心
    2019-11-20 15:23

    • 签到天数: 2 天

    [LV.1]初来乍到
    12#
    发表于 2019-10-10 14:11 | 只看该作者
    we167527 发表于 2019-10-9 13:45
    + W2 _8 k2 n* X! Q谢谢！! }- _; p: W' y, Q. G
    请问有没有试过数据组走线长度大于CLK的情况！6 J+ |0 V" s# |
    大于个20mil应该没有问题！如果大于100/200mil的 ...
    7 j. y6 n& L% o+ k; C9 N2 v" |
    我们产品要求跑到2133
    4 E; \8 ^. i' w1 z" J

    点评

    we167527
    谢谢！ 请问是数据组走线大于DDR时钟CLK差分线吗？ 如果大于1000mil有没有试过？比如跑个1066。 数据组大于CLK会不会有一定的风险？？？  详情 回复 发表于 2019-10-10 15:11

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    we167527
  • TA的每日心情
    开心
    2025-7-17 15:34

    • 签到天数: 1216 天

    [LV.10]以坛为家III
    13#
     楼主| 发表于 2019-10-10 15:11 | 只看该作者
    zhangxiang0270 发表于 2019-10-10 14:11
    2 O4 P5 \2 I0 k7 x我们产品要求跑到2133

    ' u5 F; E6 f/ h% U谢谢！1 E- A6 r( t- R" A
    请问是数据组走线大于DDR时钟CLK差分线吗？% k+ }+ @% s7 f% Z' U
    如果大于1000mil有没有试过？比如跑个1066。+ L$ `( e+ @+ N9 i/ a, f! Q+ n; g0 n
    数据组大于CLK会不会有一定的风险？？？. q, L/ [. O% k3 r5 i+ I

    " u+ h/ \+ k0 i. r" }) M/ ?. G; d

    点评

    zhangxiang0270
    是的，大于1000MIL也跑过  详情 回复 发表于 2019-10-11 15:30

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    zhangxiang0270
  • TA的每日心情
    开心
    2019-11-20 15:23

    • 签到天数: 2 天

    [LV.1]初来乍到
    14#
    发表于 2019-10-11 15:30 | 只看该作者
    we167527 发表于 2019-10-10 15:111 w. J* q( i; z2 Q
    谢谢！
    * u) p- }: C& p+ Y请问是数据组走线大于DDR时钟CLK差分线吗？
    & t' Q8 s* F& a如果大于1000mil有没有试过？比如跑个1066。
    6 _' D$ J# j9 Z$ ^3 n& a1 ~6 V
    是的，大于1000MIL也跑过
    5 Z9 f" K- b5 m) L9 R; D0 h

    点评

    we167527
    请问为什么可以跑起来啊？不会丢数据吗？能否详细说明下？？？  详情 回复 发表于 2019-10-14 22:02

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    we167527
  • TA的每日心情
    开心
    2025-7-17 15:34

    • 签到天数: 1216 天

    [LV.10]以坛为家III
    15#
     楼主| 发表于 2019-10-14 22:02 | 只看该作者
    zhangxiang0270 发表于 2019-10-11 15:30. T, D+ x  }% I4 B8 ]
    是的，大于1000MIL也跑过
    $ e; b5 J( ]& D7 T# K* O3 M( t' P
    请问为什么可以跑起来啊？不会丢数据吗？能否详细说明下？？？: |+ v+ q  v- t7 n1 D' u

    点评

    zhangxiang0270
    为什么跑不起来？好多工程师做这块由于没有芯片资料做这块等长就按自己经验来做为了不出问题就会做的保守，经验传给下一个人的时候就会比上个人更保守，所以等长会越来越严，其实有的芯片要求不严  详情 回复 发表于 2019-10-15 17:30

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    下一页 »
    12下一页
    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-18 03:20 , Processed in 0.296875 second(s), 38 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表