找回密码
 注册
关于网站域名变更的通知
12
返回列表 发新帖
楼主: we167527
打印 上一主题 下一主题

关于等长的各个问题???

[复制链接]
  • TA的每日心情
    开心
    2019-11-20 15:23
  • 签到天数: 2 天

    [LV.1]初来乍到

    16#
    发表于 2019-10-15 17:30 | 只看该作者
    we167527 发表于 2019-10-14 22:02
    ' U4 C% h" C7 X( |9 Y0 d( i) w) g请问为什么可以跑起来啊?不会丢数据吗?能否详细说明下???

      L/ j" A+ x% D. U, {- y, @为什么跑不起来?好多工程师做这块由于没有芯片资料做这块等长就按自己经验来做为了不出问题就会做的保守,经验传给下一个人的时候就会比上个人更保守,所以等长会越来越严,其实有的芯片要求不严
    9 h/ U0 @) `# q2 |" Z  e# b

    点评

    我的理解是由于数据组的长度大于地址组,会不会有丢包的情况发生呢? 毕竟地址组的数据先达到内存后,如果等待了一段时间后数据组的数据还没到。 会不会就丢包了? 会不会是因为地址的速率是地址的速率的一半,所  详情 回复 发表于 2019-10-15 21:57
  • TA的每日心情
    开心
    2025-7-18 15:10
  • 签到天数: 1217 天

    [LV.10]以坛为家III

    17#
     楼主| 发表于 2019-10-15 21:57 | 只看该作者
    本帖最后由 we167527 于 2019-10-15 22:48 编辑 - d, B# h. U4 `# S$ I5 E8 T& Q
    zhangxiang0270 发表于 2019-10-15 17:30* K2 ]" [- M. p0 I0 p- P( Y+ R
    为什么跑不起来?好多工程师做这块由于没有芯片资料做这块等长就按自己经验来做为了不出问题就会做的保守 ...

      i* u8 H. `+ C1 D5 D我的理解是由于数据组的长度大于地址组,会不会有丢包的情况发生呢?5 t# O, c( Y, H3 I
    毕竟地址组的数据先达到内存后,如果等待了一段时间后数据组的数据还没到。, d# M$ K. q8 ~' g  Q* A/ d. _+ I
    会不会就丢包了?! s7 o4 z4 Z7 v8 X; O
    会不会是因为地址的速率是地址的速率的一半,所以数据总比地址先到达内存呢?7 O9 H& v( W! @; q/ q- \2 K
    理想情况下应该是长度:CLK>控制/命令>地址>数据这样是不是最保险的?
    $ z5 J% _) s" n0 N$ y

    点评

    如果你做过X86平台的DIMM类DDR你会发现数据线长度大部分都长于地址线和CLK线的长度,因为CLK,CMD,CTRL线在中间,数据线在两侧,  详情 回复 发表于 2019-10-16 10:33
  • TA的每日心情
    开心
    2019-11-20 15:23
  • 签到天数: 2 天

    [LV.1]初来乍到

    18#
    发表于 2019-10-16 10:33 | 只看该作者
    we167527 发表于 2019-10-15 21:57
    % r2 e1 F. m5 g& I* W9 f( U2 ^% P( Z我的理解是由于数据组的长度大于地址组,会不会有丢包的情况发生呢?
    ' o7 s$ s" K/ Z% v  d' T! ?% [- ?! F毕竟地址组的数据先达到内存后,如 ...
    / c) h1 L3 C) O5 A: d8 p
    如果你做过X86平台的DIMM类DDR你会发现数据线长度大部分都长于地址线和CLK线的长度,因为CLK,CMD,CTRL线在中间,数据线在两侧,' w. i% }. V4 q- n

    点评

    建议看下这个回答https://zhidao.baidu.com/question/491285617.html  详情 回复 发表于 2019-10-16 10:55
  • TA的每日心情
    开心
    2020-1-14 15:00
  • 签到天数: 22 天

    [LV.4]偶尔看看III

    19#
    发表于 2019-10-16 10:41 | 只看该作者
    本帖最后由 heng_xing 于 2019-10-16 10:42 编辑 - Y1 R! b# ], i

    + O+ B1 `! ]! f2 KDDR具体还是要按照guideline来设置,DP和HDMI对与对之间的长度不会差太多,只做差分等长,一般不做对与对的等长!

    点评

    手机板的DDR是不是线都很短,所以不用等长啊???  详情 回复 发表于 2019-10-16 22:24
  • TA的每日心情
    开心
    2019-11-20 15:23
  • 签到天数: 2 天

    [LV.1]初来乍到

    20#
    发表于 2019-10-16 10:55 | 只看该作者
    zhangxiang0270 发表于 2019-10-16 10:337 l4 K# F9 v! q  A/ Z$ K* R; x
    如果你做过X86平台的DIMM类DDR你会发现数据线长度大部分都长于地址线和CLK线的长度,因为CLK,CMD,CTRL线 ...

    ) u/ K, M* r& \/ o! m3 I! \建议看下这个回答https://zhidao.baidu.com/question/491285617.html
    $ Y+ n/ I' O% e, |

    点评

    我明白了~ 是不是CLK大于地址组1000mil的长度跟小于地址1000mil是一样的吧? CLK并不会在达到内存端后保持等待地址的到来。 而是CLK和地址在控制端源源不断的一直发送出来。 经过不同的等长路径后,每一个CLK和  详情 回复 发表于 2019-10-16 22:22
  • TA的每日心情
    开心
    2025-7-18 15:10
  • 签到天数: 1217 天

    [LV.10]以坛为家III

    21#
     楼主| 发表于 2019-10-16 22:22 | 只看该作者
    本帖最后由 we167527 于 2019-10-16 22:24 编辑 % Z5 B" [( A7 x3 P+ O
    - q8 s3 K* s, c5 K# W; R0 F
    我明白了~/ W" `) h: r- _, h
    是不是CLK大于地址组1000mil的长度跟小于地址1000mil是一样的吧?/ n: G; N1 E( B* p
    CLK并不会在达到内存端后保持等待地址的到来。5 e7 ]+ u8 T: y# A- W1 r6 p1 C
    而是CLK和地址在控制端源源不断的一直发送出来。
    2 c! D+ a  F/ P5 [! _经过不同的等长路径后,每一个CLK和地址的周期的延时误差是一样的。/ ^+ m: u9 `6 G/ X! }8 \6 h1 s- D' b' W
    + D" `8 B' e) p" l
    不管控制端发送的地址正确数据是多少,假设是0X01;再到达内存端后,' f, S6 b( V  z9 m( i7 O
    CLK和地址数据满足内存颗粒的建立时间和保持时间后,就会被认为是正确
    2 X- a, ~9 ^& w* J  g% C数据而被采集存储,假设这是采集的时间是0X02。, |! ^" c5 d, j7 x
    / @* O$ s* |$ |& a' `1 I
    再问个问题:
    ' O, W7 f3 Y- i% H& thttp://www.edadoc.com/cn/TechnicalArticle/Show.aspx?id=1015
    4 y! B; X1 x7 ]) z3 L1)上述文章中最后一段计算中等到延时误差在160ps*6mil/S=±960mil。
    4 d$ d7 s+ G4 J0 M这里取的160是下面式子中最小的值吧???
    / p) O8 H% Z8 X# m  m" h+ P2)如果T_vb-T_setup或者T_hold-T_va其中一个式子等于的是100mil,另一个是200mil。误差的范围就变成100ps*6mil/S=±600mil了吗???
    % [' n1 G; |9 A! e" S+ _+ O4 W计算公式:+ l- N8 W, t( O4 e0 H% Q6 P' T) u
    T_vb-T_setup=375-215=160ps( [' Q$ R* v! ?8 r  i0 @0 E/ S
    T_hold-T_va=-160ps
    , ]0 z- G; j% u. l+ w3)T_pcbskew>T_hold-T_va的式子是不是可以改成:% @; h. o  O3 [
    T_va-T_hold>T_pcbskew???
    : N2 N* ~, R. h6 y$ U, e2 f8 G  y& |# x3 |7 g
  • TA的每日心情
    开心
    2025-7-18 15:10
  • 签到天数: 1217 天

    [LV.10]以坛为家III

    22#
     楼主| 发表于 2019-10-16 22:24 | 只看该作者
    heng_xing 发表于 2019-10-16 10:41. O; F" v; F9 o5 u/ z* f, ~
    DDR具体还是要按照guideline来设置,DP和HDMI对与对之间的长度不会差太多,只做差分等长,一般不做对与对的 ...

    ) G% {* j% C$ v( I8 }# X1 \, F3 z7 g手机板的DDR是不是线都很短,所以不用等长啊???
    ! b3 H& P2 X. f4 a3 u) n

    点评

    也需要做等长的  详情 回复 发表于 2019-10-17 10:43
  • TA的每日心情
    开心
    2020-1-14 15:00
  • 签到天数: 22 天

    [LV.4]偶尔看看III

    23#
    发表于 2019-10-17 10:43 | 只看该作者
    we167527 发表于 2019-10-16 22:24
    - I% H1 A& S5 `1 p手机板的DDR是不是线都很短,所以不用等长啊???
    . t& E, T) @  [
    也需要做等长的. E' u' D% p, K, L0 J3 X

    点评

    好像都没看到有等长的!请问有等长的PCB参考参考吗?截图也行!  详情 回复 发表于 2019-10-17 23:36
  • TA的每日心情
    开心
    2025-7-18 15:10
  • 签到天数: 1217 天

    [LV.10]以坛为家III

    24#
     楼主| 发表于 2019-10-17 23:36 | 只看该作者
    heng_xing 发表于 2019-10-17 10:43
    1 J' q1 a0 Y6 l3 x3 K也需要做等长的
    - s* s, {" }3 Q; g
    好像都没看到有等长的!请问有等长的PCB参考参考吗?截图也行!8 V) g, E: E& ^+ p' U8 F$ O6 i
  • TA的每日心情
    开心
    2019-11-19 16:02
  • 签到天数: 1 天

    [LV.1]初来乍到

    25#
    发表于 2019-11-4 10:35 | 只看该作者

    # R3 [1 w) {* ]1 f3 W:学习了解下#
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-19 10:17 , Processed in 0.125000 second(s), 28 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表