FPGA基本问题概括

A-Lin

FPGA基本问题概括
) l5 F! s1 F$ A  S6 m! Q  q2 \7 y+ S

1. 什么是roman">.scf？
. Y, l5 {# U- ]. [答：SCF文件是MAXPLUSII的仿真文件,&nBSP; 可以在MP2中新建.
1． 用ALTEra_cpld作了一个186（主CPU）控制sdram的控制接口, 发现问题：要使得sdram读写正确, 必须把186(主CPU)的clk送给sdram, 而不能把clk经cpld的延时送给sdram. 两者相差仅仅4ns. 而时序通过逻辑分析仪测试没有问题. 此程序在Xilinx器件上没有问题. 这是怎么回事？
% V& B' z; J2 B6 J  M+ |) V答：建议将所有控制和时钟信号都从PLD输出, 因为SDRAM对时钟偏移(clock skew)很敏感, 而Altera的器件PLL允许对时钟频率和相位都进行完全控制. 因此, 对于所有使用SDRAM的设计, Altera的器件PLL必须生成SDRAM时钟信号.
要利用SDRAM作为数据或程序存储地址来完成设计, 是采用MegaWizard还是Plug-In Manager来将一个PLL在采用QUARTus II软件的设计中的顶层示例？可以选择创建一个新的megafuntion变量, 然后在Plug-In manager中创建ALTCLKLOCK(I/P菜单)变量. 可以将PLL设置成多个, 或是将输入划分开来, 以适应设计需求. 一旦软件生成PLL, 将其在设计中示例, 并使用PLL的“Clock”输出以驱动CPU时钟输入和输出IP引脚。

. \2 w) q: O# S8 ~

游客，如果您要查看本帖隐藏内容请回复

artic

看看楼主说的啥。