用edk的ip核设计设计了pcie工程，有几个问题想请教下大神。

canpcbpp

4 n$ h1 r# x' e% Y9 K$ {9 f   用edk的ip核设计设计了pcie工程，有几个问题想请教下各位，希望大家不吝指教！非常感谢！
1 [1 Z$ Q5 u: Y, @+ k3 Y! j     1.我的理解是IPIF_BAR映射PC的主机地址，IPIF_BAR到DDR的传输就是一个PCIE传输过程（主机到板卡ddr），
5 |* D+ l$ U- g% \所以DMA源地址设置为IPIF_BAR基地址，目标地址为DDR地址，不知道想法是否正确？


      2.利用xps_timer测试传输效率，发现IPIF_BAR到DDR的dma传输速度只有20MByte/s，这也太低了，然后尝试将数据从DDR
传输到IPIF_BAR，传输速度有100MByte/s，用chipscope测试了下，发现dma每传输16个DWORD之后就会休息很久（DDR到IPIF_BAR休息
40个周期左右，IPIF_BAR到DDR休息超过100个周期），然后继续传输。每次传16个DWORD应该是burst_size设置为16的原因，
4 P3 w5 E. O+ [  i9 H7 ~' S  ^9 ]但是休息的时间比工作的时间都长，而且设置同样的情况下，两次传输休息的时间又不同，实在是有点不懂了。


- M/ O+ @& ~. ~. s

Colbie

路过帮顶