求教，FPGA引出来的DDR4读写错误，帮忙分析一下！

gavinhuang

总体情况：我们用FPGA挂了2通道的DDR4，读写出错，具体情况如下：
, R6 Y  @( g6 B  G1 y0 P! F/ A" R& N
1、使用的是Xilinx的KU040，引出来了2个通道的DDR4，每个通道位宽是32位，每个通道由2颗x16的DDR4颗粒组成，fly-by拓扑，设计的运行频率是2133；
8 Q! k3 O4 O0 l: z5 p5 k2、bank47、48组成CH0，bank67、68组成CH1，PCB图中，右边的两个颗粒是CH0，左边的两个颗粒是CH1；
3、现在出现的问题是读写出错，往DDR颗粒中写满数据，再读出来，与写入的进行对比，发现错误；
4、测试的情况是，测了3块板子，3块板子的CH0都出错，有1块板子的CH1出错，2块没有错（这些测试结果，每个CH都是基于32位位宽进行测试）；
5、重点来了，我们在逻辑程序里，把每个通道高16位的颗粒的DQ/DQS/DM信号禁掉，因为是fly-by，ADDR/CMD/CTRL禁不了，这种情况下，测试所有的板子、通道都没问题；
6、我们反过来把低16位的颗粒数据信号禁掉，只保留高16位的颗粒，测试有错，错误的现象、错误个数的数量级跟之前32位都测的时候基本一致；

综上，帮忙分析一下可能的原因？谢谢了！
9 \, a) h5 ?% ]! C5 H* Y2 A
1、我们曾经很怀疑逻辑程序的问题，但是说不通的是，CH1没错啊，而且我们试了用极为简单的语句去调用IP核，也会出错，而且用16位程序没出错；
% z7 g2 i- ~6 z5 Z# D2、我按照FPGA的资料，仔细检查了硬件设计，也没发现什么错误；
1 f/ o+ u/ M$ C1 j/ [8 q7 R2 v
' |  ^5 X' v/ k4 l% ^2 P
2 Q* f2 N4 u$ B7 n% K1 X2 V; E
  J8 \; |- F& T, z! K
( i* h! x5 o3 V4 T, ]6 y





! T/ h0 C# m) [# p/ a2 a

gavinhuang

xbin 发表于 2019-3-29 17:09
尴尬了，第三点，看来还是硬件的问题呀。这锅你要背了。

是啊，早就基本上指向硬件了，但是就是找不到硬件的问题点。
+ G: X! A' N* W6 X- s
最新消息：
1 j, @8 R3 \- p- {1、请看以下图一官方推荐的拓扑，地址/命令/控制线在外部有端接电阻上拉到0.6V-VTT，今天在其中一块板子上试了一种办法，就是把地址/命令/控制信号的外部端接电阻从39.2欧换成了49.9欧，然后这块板子没出问题了！！！！
+ T, J4 [& W* k  U2、图二是官方对于图一拓扑上各个走线区域的走线要求；
3、我想不通：
3.1)、官方推荐的端接电阻是39.2，我就是按这个阻值做的，这个端接电阻怎么至于影响这么大，从来没见过DDR需要换这个端接电阻的；
3.2)、唯一比较合理地解释是，我主走线（控36欧姆）的区域，占总长的比例太小了，因为这个板子上，DDR颗粒距离主控芯片实在太近，除了两头BGA的fanout区域，能够正常控阻抗的区域实在太短了，现在从FPGA到第一个颗粒的长度，总长也就1700mil左右，两个颗粒之间的距离大概450mil，能控36欧姆的走线长度，有的信号上只有两三百mil，难道是这个原因，所以50欧姆的端接更匹配？
5 r; M0 c% C7 P$ E* S' O6 E

gavinhuang

xbin 发表于 2019-3-28 13:24
, R0 X: h4 c7 G' |. C2 S. l) x降到1600有改善，不是说明和信号完整性有关吗？FPGA和DDR芯片底下电源正常吗

; E: w2 E: q/ ^, _& A- O1、本来FPGA内部就能自动调整DQ、DQ是的读写时序，能够调整的幅度多达75ps，再看下面的第一张图，从2133降到，1600，时序的裕量又多了78ps，这两个裕量加起来，至少150ps；
9 c3 \7 _4 V! Y0 v- O2 L$ x# ?) Y
2、看下面的第二张图，地址控制线这些信号，从2133降到1600的情况下，时间裕量多了124ps；
' @6 Q: t  R" r2 ]9 @) [# A: \
. G6 R/ L& k0 L& T/ E) t我以前做过3年多的SI，后来转行做硬件，现在原理图、PCB都是自己画的，虽然SI方面的知识也很有限，但是我画PCB的时候已经尽量按照我的SI方面的知识去画了，我自认为一般需要关注的点我都注意到了，我实在不相信我画的这个板子连1600都跑不了，而且用的这颗FPGA，IP核配置的时候，最低也只能配到1600了。
0 ?' W" e0 u8 _还有，禁掉高位颗粒，只留低位颗粒的情况下，跑2133完全没问题。
$ G* c/ }! G7 J1 ?
' ^. `% }( k$ t# i7 c: Z

* W) S6 ^# n7 B& |! s' w

gavinhuang

gabbana0529 发表于 2019-3-27 11:13
看layout高速线换参考层有没有补电容或是打via孔. 等线长检查. 用频谱看2.5G附近有无干扰. 确认公板有无一 ...

谢谢回答。
没有换参考层，数据和地址都参考的是GND；
5 G; p- p: R3 G1 B: |% a# ~等长检查了没问题；
2.5G的频谱暂时没办法看；
) M. L1 R3 D6 S8 E我们这个PCB跟xilinx的开发板差异大，不太具有对比性，不过原理方面确实是参考了开发板，开发板肯定没问题啊；
从2133降频至1600有改善，但是还是有错，我觉得降到1600了，时序、信号质量方面的余量应该很充足了，不应该再出错了才对，所以我倾向于不是信号完整性方面的问题。
7 j: q- Q& Y+ o$ C( n

xbin

能否降频使用，降频低16位有没有出错

2534758998

学习，谢谢

gabbana0529

看layout高速线换参考层有没有补电容或是打via孔. 等线长检查. 用频谱看2.5G附近有无干扰. 确认公板有无一样问题. 改bootstrap降外频测试.

bluskly

还是降频看看能稳定不，不能稳定的话基本也不太可能是layout的问题。

Frank9523

楼主有做过FPGA的DRAM Training吗？

gavinhuang

xbin 发表于 2019-3-26 18:53
) n- V1 p; q8 I+ f: x0 R能否降频使用，降频低16位有没有出错

谢谢回答。
从2133降频至1600有改善，但是还是有错，我觉得降到1600了，时序、信号质量方面的余量应该很充足了，不应该再出错了才对，所以我倾向于不是信号完整性方面的问题。
! G: ^4 X- i& Z

# [# R# q/ ~1 h- N( m, p  |! R0 Z如题目所说，禁掉高16位颗粒，只留低16位的颗粒的时候，完全没错，运行频率是2133都没错；
然而反过来，禁掉低16位颗粒，只留高16位颗粒的时候，依然有错，错误数量跟32位运行的时候是同一个数量级的。
5 M' f! d5 N) ~4 ^% e9 ]1 [

gavinhuang

bluskly 发表于 2019-3-27 11:30
还是降频看看能稳定不，不能稳定的话基本也不太可能是layout的问题。

谢谢回答。
从2133降频至1600有改善，但是还是有错，我觉得降到1600了，时序、信号质量方面的余量应该很充足了，不应该再出错了才对，所以我倾向于不是信号完整性方面的问题。
+ z. Y4 e* ~' ]7 q1 ^# a

gavinhuang

Frank9523 发表于 2019-3-27 13:47
" L$ f7 I) z& Q* w3 _6 n, S楼主有做过FPGA的DRAM Training吗？

. O/ t2 Y8 w( i0 k, p# @& z谢谢回答。
& z+ e- `1 @  Z2 o, ]我不知道您说的FPGA DRAM Training是啥意思？我们应该没做过，您能更加详细地说一下吗，谢谢了。

Frank9523

gavinhuang 发表于 2019-3-27 21:38
谢谢回答。
我不知道您说的FPGA DRAM Training是啥意思？我们应该没做过，您能更加详细地说一下吗，谢谢 ...

; d* W/ d& I2 x8 K* e4 z2 E6 _就是根据你布板的走线长度，计算出板间延时参数。xilinx可以进行training algorithms。之前在zynq平台遇到过类似的问题，就通过修改板间延时参数解决的。你可以看下下面这个链接。https://www.xilinx.com/support/answers/46778.html



4 b* n& k% L* \- W! L  r/ C2 h

gavinhuang

Frank9523 发表于 2019-3-28 08:54
( {3 {- G5 X3 O, w* p! Z2 n就是根据你布板的走线长度，计算出板间延时参数。xilinx可以进行training algorithms。之前在zynq平台遇 ...

谢谢。我们布板的时候已经考虑封装的延时进行等长了，等长方面应该没问题。你发的那个链接，我看了一下，只针对于Zynq系列的器件，我们用的KU系列，没有这个东西。
8 C9 I$ [* Q' p

xbin

gavinhuang 发表于 2019-3-27 21:16
: G$ i- p, J2 v! V5 s# G/ J% M  o谢谢回答。
+ D# [3 W" D7 y0 {$ n7 _3 o6 l) N从2133降频至1600有改善，但是还是有错，我觉得降到1600了，时序、信号质量方面的余量应该很 ...

降到1600有改善，不是说明和信号完整性有关吗？FPGA和DDR芯片底下电源正常吗
  G" \7 D, F1 ~  C( }* P  d

kevin890505

低位没问题，高位没问题，是不是因为fly-by要不同颗粒DQ要对齐？FPGA不知道是怎么玩的，CPU类的是自动校准，计算到每个颗粒的延时然后自己设置好寄存器。你问下FPGA的看看。