求教，FPGA引出来的DDR4读写错误，帮忙分析一下！

gavinhuang

总体情况：我们用FPGA挂了2通道的DDR4，读写出错，具体情况如下：
  _' p2 A3 ?: t
/ P0 v% c( F4 ~8 m8 t; n1、使用的是Xilinx的KU040，引出来了2个通道的DDR4，每个通道位宽是32位，每个通道由2颗x16的DDR4颗粒组成，fly-by拓扑，设计的运行频率是2133；
2、bank47、48组成CH0，bank67、68组成CH1，PCB图中，右边的两个颗粒是CH0，左边的两个颗粒是CH1；
" v/ s1 A: ~4 o3 u3、现在出现的问题是读写出错，往DDR颗粒中写满数据，再读出来，与写入的进行对比，发现错误；
" Q1 s4 E# F' e& z4、测试的情况是，测了3块板子，3块板子的CH0都出错，有1块板子的CH1出错，2块没有错（这些测试结果，每个CH都是基于32位位宽进行测试）；
5、重点来了，我们在逻辑程序里，把每个通道高16位的颗粒的DQ/DQS/DM信号禁掉，因为是fly-by，ADDR/CMD/CTRL禁不了，这种情况下，测试所有的板子、通道都没问题；
9 [) |4 s, _9 U6、我们反过来把低16位的颗粒数据信号禁掉，只保留高16位的颗粒，测试有错，错误的现象、错误个数的数量级跟之前32位都测的时候基本一致；

综上，帮忙分析一下可能的原因？谢谢了！

5 M7 d& G) H6 v: b; [6 e1 f1、我们曾经很怀疑逻辑程序的问题，但是说不通的是，CH1没错啊，而且我们试了用极为简单的语句去调用IP核，也会出错，而且用16位程序没出错；
% y- R) a. j+ y. L2、我按照FPGA的资料，仔细检查了硬件设计，也没发现什么错误；
4 o9 S2 p( ^; d" M# j4 T
6 H+ h% g( L. z4 x* n' k! c1 q








0 C( c+ v3 M/ N: e& O. D3 p' ?

' H1 q3 y# n* K) v6 \
/ W8 J% P  p4 }

gavinhuang

xbin 发表于 2019-3-29 17:09
: [. T4 I9 R* w& }* _( f! w! L尴尬了，第三点，看来还是硬件的问题呀。这锅你要背了。

' V4 p2 A) t6 G. {是啊，早就基本上指向硬件了，但是就是找不到硬件的问题点。

最新消息：
4 S) G7 a( H' e9 w% _1 J1、请看以下图一官方推荐的拓扑，地址/命令/控制线在外部有端接电阻上拉到0.6V-VTT，今天在其中一块板子上试了一种办法，就是把地址/命令/控制信号的外部端接电阻从39.2欧换成了49.9欧，然后这块板子没出问题了！！！！
( C( w* J5 G; v; O2、图二是官方对于图一拓扑上各个走线区域的走线要求；
% Y8 L0 G- f0 Y3 L0 B/ O) g3、我想不通：
& ?0 K7 Y, _  t- o4 y* g$ D- V3.1)、官方推荐的端接电阻是39.2，我就是按这个阻值做的，这个端接电阻怎么至于影响这么大，从来没见过DDR需要换这个端接电阻的；
& K" H( n1 Z3 u- s3.2)、唯一比较合理地解释是，我主走线（控36欧姆）的区域，占总长的比例太小了，因为这个板子上，DDR颗粒距离主控芯片实在太近，除了两头BGA的fanout区域，能够正常控阻抗的区域实在太短了，现在从FPGA到第一个颗粒的长度，总长也就1700mil左右，两个颗粒之间的距离大概450mil，能控36欧姆的走线长度，有的信号上只有两三百mil，难道是这个原因，所以50欧姆的端接更匹配？
; a: n0 ]) r5 ^- U

gavinhuang

" u0 x: V/ G- ], U$ ]# G. k. e

xbin 发表于 2019-3-28 13:24
降到1600有改善，不是说明和信号完整性有关吗？FPGA和DDR芯片底下电源正常吗

1、本来FPGA内部就能自动调整DQ、DQ是的读写时序，能够调整的幅度多达75ps，再看下面的第一张图，从2133降到，1600，时序的裕量又多了78ps，这两个裕量加起来，至少150ps；

2、看下面的第二张图，地址控制线这些信号，从2133降到1600的情况下，时间裕量多了124ps；

我以前做过3年多的SI，后来转行做硬件，现在原理图、PCB都是自己画的，虽然SI方面的知识也很有限，但是我画PCB的时候已经尽量按照我的SI方面的知识去画了，我自认为一般需要关注的点我都注意到了，我实在不相信我画的这个板子连1600都跑不了，而且用的这颗FPGA，IP核配置的时候，最低也只能配到1600了。
3 n5 t) w4 f( h4 R还有，禁掉高位颗粒，只留低位颗粒的情况下，跑2133完全没问题。
6 Z! ~: U" R7 k

" w, w) h5 b! w' v" P

gavinhuang

gabbana0529 发表于 2019-3-27 11:13
. u, R) K6 h8 C" K" Z看layout高速线换参考层有没有补电容或是打via孔. 等线长检查. 用频谱看2.5G附近有无干扰. 确认公板有无一 ...

) B6 s/ U9 C$ E+ [谢谢回答。
# G( V$ W  f3 l5 t1 a- ^' u没有换参考层，数据和地址都参考的是GND；
等长检查了没问题；
2.5G的频谱暂时没办法看；
3 v2 P, R" s% T  {$ T/ [3 |2 k我们这个PCB跟xilinx的开发板差异大，不太具有对比性，不过原理方面确实是参考了开发板，开发板肯定没问题啊；
从2133降频至1600有改善，但是还是有错，我觉得降到1600了，时序、信号质量方面的余量应该很充足了，不应该再出错了才对，所以我倾向于不是信号完整性方面的问题。
# B3 y- K1 R7 p- c+ A3 i( h
3 `+ _1 x4 r# A2 W& A

xbin

能否降频使用，降频低16位有没有出错

2534758998

学习，谢谢

gabbana0529

看layout高速线换参考层有没有补电容或是打via孔. 等线长检查. 用频谱看2.5G附近有无干扰. 确认公板有无一样问题. 改bootstrap降外频测试.

bluskly

还是降频看看能稳定不，不能稳定的话基本也不太可能是layout的问题。

Frank9523

楼主有做过FPGA的DRAM Training吗？

gavinhuang

7 Z, Q4 m$ ^. p" ?) `

xbin 发表于 2019-3-26 18:53
能否降频使用，降频低16位有没有出错

谢谢回答。
  f6 d% S9 t" O& u从2133降频至1600有改善，但是还是有错，我觉得降到1600了，时序、信号质量方面的余量应该很充足了，不应该再出错了才对，所以我倾向于不是信号完整性方面的问题。
. ^0 x* A& _6 ]& r7 k9 q, c
4 R+ H% w8 l! y5 A8 K8 c
+ H5 v2 d/ b) b4 `4 m1 C1 d; C5 B如题目所说，禁掉高16位颗粒，只留低16位的颗粒的时候，完全没错，运行频率是2133都没错；
然而反过来，禁掉低16位颗粒，只留高16位颗粒的时候，依然有错，错误数量跟32位运行的时候是同一个数量级的。

gavinhuang

bluskly 发表于 2019-3-27 11:30
还是降频看看能稳定不，不能稳定的话基本也不太可能是layout的问题。

& g2 n; s& C3 _0 |9 |谢谢回答。
从2133降频至1600有改善，但是还是有错，我觉得降到1600了，时序、信号质量方面的余量应该很充足了，不应该再出错了才对，所以我倾向于不是信号完整性方面的问题。
% C1 D+ e. C8 n) f

gavinhuang

Frank9523 发表于 2019-3-27 13:47
4 P$ E; m% h" P; l( }: D楼主有做过FPGA的DRAM Training吗？

谢谢回答。
7 I5 T, I3 l# t) u0 U# U- A. D0 g我不知道您说的FPGA DRAM Training是啥意思？我们应该没做过，您能更加详细地说一下吗，谢谢了。

Frank9523

gavinhuang 发表于 2019-3-27 21:38
! j$ F. M2 ^; S) s8 t4 M! b谢谢回答。
我不知道您说的FPGA DRAM Training是啥意思？我们应该没做过，您能更加详细地说一下吗，谢谢 ...

就是根据你布板的走线长度，计算出板间延时参数。xilinx可以进行training algorithms。之前在zynq平台遇到过类似的问题，就通过修改板间延时参数解决的。你可以看下下面这个链接。https://www.xilinx.com/support/answers/46778.html
3 i  \. R% M, h- Y* @+ L

4 \# L* s" U8 ?0 m: T

8 Z' Y# I7 |* d1 B3 Q

gavinhuang

Frank9523 发表于 2019-3-28 08:54
3 A% G& w: D+ L5 g就是根据你布板的走线长度，计算出板间延时参数。xilinx可以进行training algorithms。之前在zynq平台遇 ...

4 \1 e9 B" e- z谢谢。我们布板的时候已经考虑封装的延时进行等长了，等长方面应该没问题。你发的那个链接，我看了一下，只针对于Zynq系列的器件，我们用的KU系列，没有这个东西。

xbin

gavinhuang 发表于 2019-3-27 21:16
8 A' q; U7 f3 K) i3 j9 `+ D' E+ X谢谢回答。
从2133降频至1600有改善，但是还是有错，我觉得降到1600了，时序、信号质量方面的余量应该很 ...

8 ^: X( ~* w* H  c. L/ a$ b, s5 x降到1600有改善，不是说明和信号完整性有关吗？FPGA和DDR芯片底下电源正常吗

kevin890505

低位没问题，高位没问题，是不是因为fly-by要不同颗粒DQ要对齐？FPGA不知道是怎么玩的，CPU类的是自动校准，计算到每个颗粒的延时然后自己设置好寄存器。你问下FPGA的看看。