找回密码
 注册
关于网站域名变更的通知
查看: 316|回复: 1
打印 上一主题 下一主题

高速PCB设计解决EMI问题的九大规则

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2018-12-14 09:21 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
高速PCB设计解决EMI问题的九大规则

0 L# Q2 O9 I# _" D4 v# b  l8 O) i7 N/ H- T# I
       本文是楼主以前在别人的空间看到的 拿出来分享给大家 希望能帮助大家   " ~2 j  @! {! ]* H8 T2 }" S8 K

- w2 O- ~% Z7 }. U6 k2 [& I* K0 c3 m$ k+ n
       随着信号上升沿时间的减小及信号频率的提高,电子产品的EMI问题越来越受到电子工程师的关注,几乎60%的EMI问题都可以通过高速PCB来解决。以下是九大规则: 8 t: L6 ]8 g, H6 y3 I+ D

; ]4 T4 o/ r! n" u. ^高速PCB设计解决EMI问题的九大规则
6 q5 B# _, Z  t; M5 \5 b; F  J+ P! r! h3 C6 G
  规则一:高速信号走线屏蔽规则 . ^3 Z9 F2 \5 c7 }: X- O) I6 {
# s, t3 a3 R1 A8 G! C$ w' j* t0 A2 X
    在高速的PCB设计中,时钟等关键的高速信号线,走线需要进行屏蔽处理,如果没有屏蔽或只屏蔽了部分,都会造成EMI的泄漏。建议屏蔽线,每1000mil,打孔接地。
: ^, i2 H- N9 o; c! o! K( q; z: j! N; G+ D. p
  规则二:高速信号的走线闭环规则
- D/ `( a9 j& }6 z6 r, i# S) R+ U/ U" e$ Z, U/ E" ?
    由于PCB板的密度越来越高,很多PCB制造 LAYOUT工程师在走线的过程中,很容易出现一种失误,即时钟信号等高速信号网络,在多层的PCB走线的时候产生了闭环的结果,这样的闭环结果将产生环形天线,增加EMI的辐射强度。 , z! s1 c, q0 N  Y6 d

4 e& O5 a( u7 d  O0 B- _6 n  规则三:高速信号的走线开环规则 ! ^4 k; Z+ Z: z% o+ p
) d& ?" E! ?7 r9 w7 x# ~$ U' f
    规则二提到高速信号的闭环会造成EMI辐射,然而开环同样会造成EMI辐射。
! X- G, ?/ }' P: E. O# ~) }
3 z0 A/ A  J$ I- S* X# J  时钟信号等高速信号网络,在多层的PCB走线的时候一旦产生了开环的结果,将产生线形天线,增加EMI的辐射强度。 , g- @4 ^. y, b: q' E/ x$ S, @4 A
/ g- W9 Y+ k! q: E' _1 |
  规则四:高速信号的特性阻抗连续规则% c+ r1 g2 G. y" c

+ k9 C+ {" V- P' y! D9 G    高速信号,在层与层之间切换的时候必须保证特性阻抗的连续,否则会增加EMI的辐射。也就是说,同层的布线的宽度必须连续,不同层的走线阻抗必须连续。 ) r3 d0 ?1 B5 m; v7 q

! I- e8 u  ~5 r7 S4 q9 o    规则五:高速PCB设计的布线方向规则 9 ~' N# F$ b9 D4 h7 x7 y: E

! i5 R5 g2 G& f3 b( N2 T    相邻两层间的走线必须遵循垂直走线的原则,否则会造成线间的串扰,增加EMI辐射。
9 l3 N" U" p# @
+ ]- D7 q% w. f8 w. v# d5 ]) A  简而言之,相邻的布线层遵循横平竖垂的布线方向,垂直的布线可以抑制线间的串扰。
" q2 C) }. s2 ^* L# s1 x& W- I. U) o, p$ @' W# J% _2 f( M3 X  }
  规则六:高速PCB设计中的拓扑结构规则
% `3 Z. y* W2 ~( J) u1 S- W& U/ ?, H
    在高速PCB设计中,线路板特性阻抗的控制和多负载情况下的拓扑结构的设计,直接决定着产品的成功还是失败。
; U4 S- x+ E2 H- k4 e* m: |! S* D: M4 k, ^8 k  Z- {9 e. W: l
     菊花链式拓扑结构,一般用于几Mhz的情况下为益。高速PCB设计中建议使用后端的星形对称结构。   o6 A( N* Y/ @" K1 E! x  d- W
1 n9 F" @1 ^5 Y2 Y7 c6 |8 D1 O) P
  规则七:走线长度的谐振规则
/ X, D8 |( ~) x3 _( b7 J' ]4 ]5 X, K5 q5 L, I8 _! A
    检查信号线的长度和信号的频率是否构成谐振,即当布线长度为信号波长1/4的时候的整数倍时,此布线将产生谐振,而谐振就会辐射电磁波,产生干扰。
- d4 h; `5 s  ^5 E5 h2 |6 N  T& z. V4 X% W8 Y. }
  规则八:回流路径规则 0 ~) Z2 a" I% m" ^8 I: O  }( c# w

+ U+ ^1 H2 v1 u2 [6 c, Z( m/ D' t    所有的高速信号必须有良好的回流路径。尽可能地保证时钟等高速信号的回流路径最小。否则会极大的增加辐射,并且辐射的大小和信号路径和回流路径所包围的面积成正比。 ' P! Q7 ~: Q) g" I( ?3 ]

9 u2 {% W4 l, k  规则九:器件的退耦电容摆放规则
( V6 G) I* U: ]+ ], e7 q' ^- Y2 }' a8 S
    退耦电容的摆放的位置非常的重要。摆放不合理根本起不到退耦的效果。其原则是:靠近电源的管脚,并且电容的电源走线和地线所包围的面积最小。4 w- t! O- ~$ `/ L: A/ J  o
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-11 22:42 , Processed in 0.078125 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表