EMC设计攻略：电源,变压器,接口,时钟,PCB设计

House

EMC设计攻略：电源,变压器,接口,时钟,PCB设计

（1）——电源电路
; [# C( R+ L2 W
电源电路设计中，功能性设计主要考虑温升和纹波大小。温升大小由结构散热和效率决定；输出纹波除了采用输出滤波外，输出滤波电容的选取也很关键：大电容一般采用低ESR电容，小电容采用0.1UF和1000pF共用。电源电路设计中，电磁兼容设计是关键设计。主要涉及的电磁兼容设计有：传导发射和浪涌。
& n1 ?* j$ d* [+ R1 ^, T2 N
; Z7 t- ?+ Y0 u传导发射设计一般采用输入滤波器方式。外部采购的滤波器内部电路一般采用下列电路：

! q8 n5 j& Q: }' b
  b. T7 h0 G% V9 o7 VCx1和Cx2为X电容，防止差模干扰。差模干扰大时，可增加其值进行抑制；Cy1和Cy2为Y电容，防止共模干扰。共模干扰大时，可增加其值进行抑制。需要注意的是，如自行设计滤波电路，Y电容不可设计在输入端，也不可双端都加Y电容。
) ?- r, Z$ p3 N2 D- `
浪涌设计一般采用压敏电阻。差模可根据电源输入耐压选取；共模需要电源输入耐压和产品耐压测试综合考虑。
  O& {" a8 }' U7 T+ D) n
当浪涌能量大时，也可考虑压敏电阻（或TVS）与放电管组合设计。
5 P, m0 j, x5 `. j/ ~
1 电源输入部分的EMC设计
' R- S# o: d, `6 H- L3 [& Q+ T7 @
6 W$ k. x7 ]! C4 p3 A1 u3 U, z4 ?* ?应遵循①先防护后滤波；②CLASS B规格要求的电源输入端推荐两级滤波电路，且尽量靠近输入端；③在电源输入端滤波电路前和滤波电路中无采样电路和其它分叉电路；如果一定有采样电路，采样电路应额外增加了足够的滤波电路。

原因说明：
        ①先防护后滤波：
6 T- L7 ]0 g* g        第一级防护器件应在滤波器件之前，防止滤波器件在浪涌、防雷测试中损坏，或导致滤波参数偏离，第二级保护器件可以放在滤波器件的后面；选择防护器件时，还应考虑个头不要太大，防止滤波器件在PCB布局时距离接口太远，起不到滤波效果。
- A1 Y- D4 O/ E7 ^7 ~  C! {6 R      
. c& X' s* {7 `9 |1 c2 I3 l        ②CLASS B规格要求的电源输入端推荐两级滤波电路，且尽量靠近输入端：
        CLASSB要求比CLASS A要求小10dB，即小3倍，所以应有两级滤波电路；CLASSA规格要求至少一级滤波电路；所谓一级滤波电路指包含一级共模电感的滤波电路。
      
        ③在电源输入端滤波电路前和滤波电路中无采样电路和其它分叉电路；如果一定有采样电路，采样电路应额外增加了足够的滤波电路：
3 w3 `( ^, G4 d6 D5 i        电源采样电路应从滤波电路后取；
* T: [! G5 F# ^6 ?& m" P! f      
        如果采用电路精度很高，必须从电源输入口进行采样时，必须增加额外滤波电路。
      

2 电源输出部分的EMC设计
5 k3 q1 c$ p3 _8 ~, p* M: p4 ?# A
应遵循①电源模块输出一定要求有滤波措施,推荐使用共模电感或差模电感；②长距离电源走线是否预留足够电容组10uF/0.1uF或1uF/0.01uF，应考虑PCB板每间隔187.5px放置一对。
" p4 A, k. |' o5 \; F
3 y' K3 y# u$ u  L原因说明：
+ b$ \; p7 ~9 r0 V% O3 e* y, d        ①电源模块输出一定要求有滤波措施,推荐使用共模电感或差模电感：
% ~5 U0 T+ V+ |7 E* B& C        用共模电感进行滤波，防止开关电源的噪声串到整个单板的电源、地上；
  ?! g3 C' }- F- ?) X0 C* }      
        用磁珠进行滤波，防止开关电源的噪声串到整个单板的电源、地上；
      
7 R" w; k, x) s1 K        在电源输出端设计Y电容时，需斟酌，如有螺钉可使Y电容就近接地时，可考虑增加，否则不用。
        ②长距离电源走线是否预留足够电容组10uF/0.1uF或1uF/0.01uF，应考虑PCB板每间隔187.5px放置一对：
; |' s  N* {. U5 o3 d$ O+ |        当电源模块有多路电源输出时，比如提供给通讯接口的通讯电源、地，提供给传感器供电的12V、24V电源、地，提供给继电器驱动用的12V电源、地，均会存在长距离走线问题，为了使电源、地之间的阻抗最小，且回路最小，应每隔187.5px增加一对电容。

$ n8 Z2 J7 J( ^: @/ f8 _4 c3 电源转换芯片的EMC设计
应遵循电源转换芯片输入输出端应并联BULK电容和去耦电容；电容容值应依据芯片手册推荐，或者依据驱动能力来估算；开关转换芯片输出应考虑磁珠进行滤波。

& ^* m. F: g. y. z# Z1 D9 n

" J0 V. v! G3 W& T. U（2）—接口电路

接口电路多种多样，一般需电缆引出的接口电路需要较完备的电磁兼容设计，如CAN总线、RS485总线；其他的接口电路如RS232、USB等一般采用磁珠加TVS管设计。

, j0 v8 q' a( l- O8 A1 x+ c1 RS485/CAN接口设计
9 @" Q+ `% k1 y9 s2 }3 `' @8 T8 v
  I6 T4 j8 V& C* F- I4 bRS485接口标准电路如下：
) Q3 A2 m7 g: q8 W, n" S
3 ]5 H; ^0 g4 R3 l在具体设计中，R1/R2用自恢复保险丝，保护效果更好。一般不使用放电管；TVS管可作为预留设计（取决于驱动芯片内部是否包含TVS管）。

需要注意的是，共模电容需设计在接口端，这样做的原因是抑制外部的传导干扰和快速脉冲群干扰，以免其对RS485数据通信产生扰乱。
5 ?; h7 k! c% U- M
9 n9 U* q# N/ y; p5 M& w. TCAN接口保护时，TVS和电容参数略有不同。
; N$ Y9 E* _  f, S
RS-485总线共模电压范围为-7～+12V；
) J, B3 i1 G; z+ V; E4 x) C' f
CAN总线的共模电压为-2~+7 V。
8 t/ Q- O, _" Y
2 RS232接口设计
- \2 U4 V, }# L) f2 J
% u6 a* W+ w" {1 D3 k0 s$ ~" sRS232接口标准电路如下：

5 {: {- a9 p, ~485/CAN差分接口优先选用共模电感或者磁珠进行滤波，232接口用磁珠进行滤波；滤波电路尽量靠近端口，磁珠或共模电感到端子间PCB走线长度小于62.5px；如防护器件过多，磁珠到端子间PCB走线长度距离大于62.5px，则应在最靠近接口处增加Y电容或高压电容进行滤波，Y电容要满足耐压要求；如果采用屏蔽电缆，屏蔽层要接PGND；需要接出到端子的通讯地需要经过滤波。
3 f. I, z. s/ I2 S+ K5 B
3 USB接口设计
% c: _% \" \9 A: [% ~: y
2 U' W( d# {1 t) Y0 v4 h, FUSB接口标准电路如下：
. B7 y+ H, o+ h, G4 k. N: }
" n& M+ d  r7 C/ n) H具体设计中，共模电感一般用磁珠代替；C1、C2共模电容为预留设计，当USB口有辐射输出干扰时，C1、C2可对其进行抑制。
* o4 M+ V$ T# r+ x9 h6 N- v; r0 c: o
, v' G0 L( W) C9 X' Z0 K; a需要注意的是，因USB数据速率高，选用TVS时必须采用低电容的TVS管，TVS管最少能承受8KV以上的接触静电放电。
: t+ Z( g( x3 B% e; \( [
, N- Z. t0 N" f! |1 e7 s( u, b4 S_VIDEO接口设计

& |) N$ @0 Z0 g0 ^) J+ WS_VIDEO接口标准电路如下：

磁珠电容可根据实际情况进行参数调整。
. m6 f1 `; \& s& G4 [" F
5 以太网接口设计
$ M/ ?$ [( B6 G
以太网接口标准电路如下：
0 @; i7 O. q% y. v
) D3 o. _- A8 ?+ N- M当网口变压器共模抑制比较差或需要通过的标准比较严酷时，需要增加L1、L2共模电感；C9、C10、C11、C12为预设计，根据实际的情况增加，一般不需要增加；C2、C3为与设计，根据是实际的情况增加或调整。
9 D7 u. O3 h6 a0 [# n
（3）—时钟 晶体电路

时钟晶体电路一般有两种：无源晶体电路和有源震荡器电路。时钟晶体电路一般是辐射发射的干扰源。

1 无源晶体

无源晶体标准电路如下：

在实际设计时，R3电阻和C3电容为预留设计。R3电阻可帮助启震；C3电容可改善震荡信号质量。

0 l& W( N" t; a  E2 有源震荡器
: ^" j9 k* p3 E) J
标准电路如下：

3 q2 B, j0 H* |+ l8 ^' J实际设计时，C1是预留设计。C1电容可改善震荡器输出信号质量。

: E1 x6 \9 k. M7 L供电磁珠一般不可缺省，其作用时防止震荡器的高频信号通过电源污染外部电路。
. V4 V7 d( {) v, I4 _
; Y' t# E, L3 l) R1 j时钟芯片电源管脚采用LC滤波电路或者PI滤波电路；晶体外壳要做接地设计；时钟信号分叉时在分叉后每路都设置匹配电阻，匹配电阻靠近时钟芯片；T型网络，或采用末端匹配。

（4）——PCB设计
' X- G+ D9 }, e3 q; I7 \
2 A4 ?6 X% `& ^! f3 s一、器件的布局

在PCB设计的过程中，从EMC角度，首先要考虑三个主要因素:输入/输出引脚的个数,器件密度和功耗。一个实用的规则是片状元件所占面积为基片的20%,每平方英寸耗散功率不大于2W。

在器件布置方面,原则上应将相互有关的器件尽量靠近,将数字电路、模拟电路及电源电路分别放置,将高频电路与低频电路分开。易产生噪声的器件、小电流电路、大电流电路等应尽量远离逻辑电路。对时钟电路和高频电路等主要干扰和辐射源应单独安排,远离敏感电路。输入输出芯片要位于接近混合电路封装的I/O出口处。
6 c8 y7 F6 f, u5 ?1 Q0 `; a0 o1 H
高频元器件尽可能缩短连线,以减少分布参数和相互间的电磁干扰,易受干扰元器件不能相互离得太近,输入输出尽量远离。震荡器尽可能靠近使用时钟芯片的位置,并远离信号接口和低电平信号芯片。元器件要与基片的一边平行或垂直,尽可能使元器件平行排列,这样不仅会减小元器件之间的分布参数,也符合混合电路的制造工艺,易于生产。
' O6 ?  H, s) S7 j, T; R
在混合电路基片上电源和接地的引出焊盘应对称布置,最好均匀地分布许多电源和接地的I/O连接。裸芯片的贴装区连接到最负的电位平面。
- S0 R( L9 J! j* j0 M, {$ J
在选用多层混合电路时,电路板的层间安排随着具体电路改变,但一般具有以下特征。
5 j( X, \5 e7 s- A- P) d
/ B6 l+ [  Q5 Q0 q　　(1)电源和地层分配在内层,可视为屏蔽层,可以很好地抑制电路板上固有的共模RF干扰,减小高频电源的分布阻抗。

( c% K; \5 C8 v) o( V) K5 I　　(2)板内电源平面和地平面尽量相互邻近,一般地平面在电源平面之上,这样可以利用层间电容作为电源的平滑电容,同时接地平面对电源平面分布的辐射电流起到屏蔽作用。
& p* R. T5 S# |4 O3 e
4 {+ |+ F) {, [6 z+ s　　(3)布线层应尽量安排与电源或地平面相邻以产生通量对消作用。
2 W, m: U: m7 [7 X7 o5 ?
二、PCB走线

/ T  e/ N: R1 N6 [3 k1 Y1 |* Y在电路设计中,往往只注重提高布线密度,或追求布局均匀,忽视了线路布局对预防干扰的影响,使大量的信号辐射到空间形成干扰,可能会导致更多的电磁兼容问题。因此,良好的布线是决定设计成功的关键。
! W, G( L( Z" {4 @
1、地线的布局

地线不仅是电路工作的电位参考点,还可以作为信号的低阻抗回路。地线上较常见的干扰就是地环路电流导致的地环路干扰。解决好这一类干扰问题,就等于解决了大部分的电磁兼容问题。地线上的噪音主要对数字电路的地电平造成影响,而数字电路输出低电平时,对地线的噪声更为敏感。地线上的干扰不仅可能引起电路的误动作,还会造成传导和辐射发射。因此,减小这些干扰的重点就在于尽可能地减小地线的阻抗(对于数字电路,减小地线电感尤为重要)。

# K+ P. |5 m2 F% j1 J8 W地线的布局要注意以下几点:
3 U3 g1 @: Y4 k' \4 R
　　(1)根据不同的电源电压,数字电路和模拟电路分别设置地线。
* b1 N& b; |9 w0 L
　　(2)公共地线尽可能加粗。在采用多层厚膜工艺时,可专门设置地线面,这样有助于减小环路面积,同时也降低了接受天线的效率。并且可作为信号线的屏蔽体。
  N% K* [7 y+ n7 F) I1 J
　　(3)应避免梳状地线,这种结构使信号回流环路很大,会增加辐射和敏感度,并且芯片之间的公共阻抗也可能造成电路的误操作。

　　(4)板上装有多个芯片时,地线上会出现较大的电位差,应把地线设计成封闭环路,提高电路的噪声容限。

7 O" G8 N  S0 S/ b　　(5)同时具有模拟和数字功能的电路板,模拟地和数字地通常是分离的,只在电源处连接。

: w& a$ r& j! I8 L6 N1 T$ T0 ~2、电源线的布局
4 t8 k+ q/ b6 |+ _2 E
" _/ X% s5 Z8 W7 }一般而言,除直接由电磁辐射引起的干扰外,经由电源线引起的电磁干扰最为常见。因此电源线的布局也很重要,通常应遵守以下规则。
% r, c* C/ H; T4 G0 D
　　(1)电源线尽可能靠近地线以减小供电环路面积,差模辐射小,有助于减小电路交扰。不同电源的供电环路不要相互重叠。
/ x/ A, F; T: m" c% J( p9 u
　　(2)采用多层工艺时,模拟电源和数字电源分开,避免相互干扰。不要把数字电源与模拟电源重叠放置,否则就会产生耦合电容,破坏分离度。
0 Q! X  T5 {0 R+ S
　　(3)电源平面与地平面可采用完全介质隔离,频率和速度很高时,应选用低介电常数的介质浆料。电源平面应靠近接地平面,并安排在接地平面之下,对电源平面分布的辐射电流起到屏蔽作用。
/ ^  O7 s8 P+ H$ Q4 I8 j7 J
" R1 ]3 t; v2 Z. H# G8 n8 {6 Z, b; |# o　　(4)芯片的电源引脚和地线引脚之间应进行去耦。去耦电容采用0.01uF的片式电容,应贴近芯片安装,使去耦电容的回路面积尽可能减小。
  i! ?* a$ d; i; X' F! Z4 M
　　(5)选用贴片式芯片时,尽量选用电源引脚与地引脚靠得较近的芯片,可以进一步减小去耦电容的供电回路面积,有利于实现电磁兼容。
8 @+ }  n1 m# B2 F1 W, I5 Z
9 [: @$ K+ @7 c5 V$ `5 w3 Z3、信号线的布局

  J) @4 y2 }! J3 h. b; T& ?在使用单层薄膜工艺时,一个简便适用的方法是先布好地线,然后将关键信号,如高速时钟信号或敏感电路靠近它们的地回路布置,最后对其它电路布线。信号线的布置最好根据信号的流向顺序安排,使电路板上的信号走向流畅。

如果要把EMI减到最小,就让信号线尽量靠近与它构成的回流信号线,使回路面积尽可能小,以免发生辐射干扰。低电平信号通道不能靠近高电平信号通道和无滤波的电源线,对噪声敏感的布线不要与大电流、高速开关线平行。如果可能,把所有关键走线都布置成带状线。不相容的信号线(数字与模拟、高速与低速、大电流与小电流、高电压与低电压等)应相互远离,不要平行走线。信号间的串扰对相邻平行走线的长度和走线间距极其敏感,所以尽量使高速信号线与其它平行信号线间距拉大且平行长度缩小。

导带的电感与其长度和长度的对数成正比,与其宽度的对数成反比。因此,导带要尽可能短,同一元件的各条地址线或数据线尽可能保持长度一致,作为电路输入输出的导线尽量避免相邻平行,最好在之间加接地线,可有效抑制串扰。低速信号的布线密度可以相对大些,高速信号的布线密度应尽量小。
, L. i4 X0 r  t
在多层厚膜工艺中,除了遵守单层布线的规则外还应注意:
& ]  _; B+ @( m, i7 q& P/ w
尽量设计单独的地线面,信号层安排与地层相邻。不能使用时,必须在高频或敏感电路的邻近设置一根地线。分布在不同层上的信号线走向应相互垂直,这样可以减少线间的电场和磁场耦合干扰;同一层上的信号线保持一定间距,最好用相应地线回路隔离,减少线间信号串扰。每一条高速信号线要限制在同一层上。信号线不要离基片边缘太近,否则会引起特征阻抗变化,而且容易产生边缘场,增加向外的辐射。

5 C! X: L  j' d7 {5 N4 f0 ~4、时钟线路的布局

时钟电路在数字电路中占有重要地位,同时又是产生电磁辐射的主要来源。一个具有2ns上升沿的时钟信号辐射能量的频谱可达160MHz。因此设计好时钟电路是保证达到整个电路电磁兼容的关键。关于时钟电路的布局,有以下注意事项:

　　(1)不要采用菊花链结构传送时钟信号,而应采用星型结构,即所有的时钟负载直接与时钟功率驱动器相互连接。

　　(2)所有连接晶振输入/输出端的导带尽量短,以减少噪声干扰及分布电容对晶振的影响。
2 H. Y- v- E2 C( l
9 v/ V) @  w# r2 J2 _& v+ M- w　　(3)晶振电容地线应使用尽量宽而短的导带连接至器件上;离晶振最近的数字地引脚,应尽量减少过孔。

三、工艺和部件的选取
. Y5 G- V* S) e" i9 ]6 C% M
混合集成电路有三种制造工艺可供选择,单层薄膜、多层厚膜和多层共烧厚膜。薄膜工艺能够生产高密度混合电路所需的小尺寸、低功率和高电流密度的元器件,具有高质量、稳定、可靠和灵活的特点,适合于高速高频和高封装密度的电路中。但只能做单层布线且成本较高。多层厚膜工艺能够以较低的成本制造多层互连电路, 从电磁兼容的角度来说,多层布线可以减小线路板的电磁辐射并提高线路板的抗干扰能力。因为可以设置专门的电源层和地层,使信号与地线之间的距离仅为层间距离。这样,板上所有信号的回路面积就可以降至最小,从而有效减小差模辐射。

其中多层共烧厚膜工艺具有更多的优点,是目前无源集成的主流技术。它可以实现更多层的布线,易于内埋元器件,提高组装密度,具有良好的高频特性和高速传输特性。此外,与薄膜技术具有良好的兼容性,二者结合可实现更高组装密度和更好性能的混合多层电路。
$ ^# m+ F, F# H
混合电路中的有源器件一般选用裸芯片,没有裸芯片时可选用相应的封装好的芯片,为得到最好的EMC特性,尽量选用表贴式芯片。选择芯片时在满足产品技术指标的前提下,尽量选用低速时钟。在HC能用时绝不使用AC,CMOS4000能行就不用HC。电容应具有低的等效串联电阻,这样可以避免对信号造成大的衰减。
) R- X0 R% m! q) ?
混合电路的封装可采用可伐金属的底座和壳盖,平行缝焊,具有很好的屏蔽作用。
2 r: C1 R. t8 h; X6 [% F! `
开关电源的变压器EMC设计
  e0 D. e$ r5 i
# U4 A6 ?* _& p# E$ s9 z7 z对于带变压器拓扑结构的开关电源来说，变压器的电磁兼容性(EMC)设计对整个开关电源的EMC水平影响较大。本文以一款反激式开关电源为例，阐述了其传 导共模干扰的产生、传播机理。根据噪声活跃节点平衡的思想，提出了一种新的变压器EMC设计方法。通过实验验证，与传统的设计方法相比，该方法对传导电磁 干扰(EMI)的抑制能力更强，且能降低变压器的制作成本和工艺复杂程度。本方法同样适用于其他形式的带变压器拓扑结构的开关电源。
; r. ?0 r; f, y4 h4 z! Z$ J
* X3 l7 K6 ]$ ]* E* d随着功率半导体器件技术的发展，开关电源高功率体积比和高效率的特性使得其在现代军事、工业和商业等各级别的仪器设备中得到广泛应用，并且随着时钟频率的 不断提高，设备的电磁兼容性(EMC)问题引起人们的广泛关注。EMC设计已成为开关电源开发设计中必不可少的重要环节。

! Q  X! X9 [2 ~7 Z7 U0 m# _传导电磁干扰(EMI)噪声的抑制必须在产品开发初期就加以考虑。通常情况下，加装电源线滤波器是抑制传导EMI的必要措施。但是，仅仅依靠电源输入端的 滤波器来抑制干扰往往会导致滤波器中元件的电感量增加和电容量增大。而电感量的增加使体积增加;电容量的增大受到漏电流安全标准的限制。电路中的其他部分 如果设计恰当也可以完成与滤波器相似的工作。本文提出了变压器的噪声活跃节点相位干燥绕法，这种设计方法不仅能减少电源线滤波器的体积，还能降低成本。
6 @  q4 t: I4 I* t3 C
- Z$ H1 T) M# V8 G- w  d1 反激式开关电源的共模传导干扰
0 @! ]' o" W( O9 ^$ l& L
电子设备的传导噪声干扰指的是：设备在与供电电网连接工作时以噪声电流的形式通过电源线传导到公共电网环境中去的电磁干扰。传导干扰分 为共模干扰与差模干扰两种。共模干扰电流在零线与相线上的相位相等;差模干扰电流在零线与相线上的相位相反。差模干扰对总体传导干扰的贡献较小，且主要集 中在噪声频谱低频端，较容易抑制;共模干扰对传导干扰的贡献较大，且主要处在噪声频谱的中频和高频频段。对共模传导干扰的抑制是电子设备传导EMC设计中 的难点，也是最主要的任务。
& r% j3 e$ }+ n. d, C: R
7 N+ D% ^2 K2 S9 ]$ a% g& F: L; R/ c) h反激式开关电源的电路中存在一些电压剧变的节点。和电路中其他电势相对稳定的节点不同，这些节点的电压包含高强度的高频成分。这些电压变化十分活跃的节点 称为噪声活跃节点。噪声活跃节点是开关电源电路中的共模传导干扰源，它作用于电路中的对地杂散电容就产生共模噪声电流M 。而电路中对EMI影响较大的对地杂散电容有：功率开关管的漏极对地的寄生电容Cde，变压器的主边绕组对副边绕组的寄生电容Cpa，变压器的副边回路对 地的寄生电容Cae，变压器主、副边绕组对磁芯的寄生电容Cpc、Cac以及变压器磁芯对地的寄生电容Cce，这些寄生电容在电路中的分布如图1所示。
" a7 i$ N2 q9 ]) E
图l中的共模电流， 在电路中的耦合途径主要有3条：从噪声源—— 功率开关管的d极通过C耦合到地;从噪声源通过c。 耦合到变压器次级电路，再通过C 耦合到地;从变压器的前、次级线圈通过C?C 耦合到变压器磁芯，再通过C 耦合到地。这3种电流是构成共模噪声电流(图1中的黑色箭头所示)的主要因素。共模电流通过电源线输入端的地线回流，从而被LISN取样测量得到。

- f7 \# J( d% w$ L% p2 隔离变压器的EMC设计

7 c) o( X) e3 u6 c2.1 传统变压器EMC设计
) z8 |4 N: ^* Y2 U, y/ H4 G# n4 f
) W# l4 t3 v# C, r" [共模噪声的耦合除了通过场效应管d极对地这条途径外，开关管d极的噪声电压通过变压器的寄生电容将噪声电流耦合到变压器副边绕组所在的回路，再通过次级回 路对地的寄生电容耦合到地也是共模电流产生的途径。因此设法减小从变压器主边绕组传递到副边绕组间的共模电流是一种有效的EMC设计方法。传统的变压器 EMC设计方法是在两绕组间添加隔离层，如图2所示。
  
7 ^2 V- ^, ]) I( l! M- Q3 V0 \金属隔离层直接连接地线的设计会增大共模噪声电流，使EMC性能变差。隔离层应该是电路中电位稳定的节点，比如将图2中的隔离层连接到电路前级的负极就是一个很好的接法。这样的连接能把原本流向大地的共模电流有效分流，从而大大降低电源线的传导噪声发射水平。

- Z2 O3 L6 B% N- g. c4 H2.2 节点相位平衡法
! i1 T, E6 h; h, j' ?
% x! _3 g9 W% c0 W' Z; K. ~2 n1 b在电路中，噪声电压活跃节点并不是单一的。以本文分析的电路为例：除功率开关管的d极外，变压器前级绕组的另一端U 也是一个噪声电压活跃节点，而且节点电压的变化方向与场管的d极电压情况相反。所以变压器次级绕组的两端是相位相反的噪声电压活跃节点。图3所示的是采用 节点相位平衡法后，变压器骨架上的线圈分布情况。

变压器骨架最内层是前级绕组线圈的一半，与功率开关管的d极相连;中间层的线圈是次级绕组;最外层是前级绕组的另一半，与节点U. 相连。由于噪声电流主要通过前后级线圈层之间的寄生电容耦合，把前、后级线圈方向相反的噪声活跃节点成对地绕在内外层相对位置就能使大部分的噪声电流相互 抵消，大大降低了最终耦合到次级的噪声电流的强度。
5 r& o* W  k; t( ]
本文讨论的电路中还存在前级电路和次级电路的辅助电源，它们也是由绕在变压器上的独立线圈提供能量的。这两级辅助线圈的存在给噪声电流的传播提供了额外的 途径。辅助线圈是为了控制电路的供电设计的。尽管控制电路本身的功率很小，但它们的存在却增大了电路对地的寄生电容，从而分担了一部分把共模噪声从活跃节 点耦合到地的工作。然而把这些绕组夹在前级线圈和次级线圈的绕组中间就能增大前后级绕组的距离，从而它们的层间寄生电容就减小了，噪声电流就能相应减小。 因此，变压器绕制的最终方法应如图4所示。从内到外的线圈绕组依次是：前级绕组的一半、辅助绕组的一半、后级绕组、辅助绕组的另一半和前级绕组的另一半。
: X8 N8 S; q# _  `7 B
  Q) Q0 H! F9 {4 @& J* q3 实验部分
$ L1 s$ N' {2 L5 u) e% a变压器改进绕法对开关电源的传导EMC性能提高的有效性可以通过实验得到验证。
& `7 L% r# X, p. n$ B
& d# \$ T% z0 v5 [0 X, k5 j5 Y8 n3.1 实验方法
0 N4 n: J$ f4 \- Z+ ]& X
实验按照文献[43中的电压法进行。频段范围为0.15～30 MHz;频谱分析仪的检波方式为准峰值检波;测量带宽为9 kHz;频谱横轴(频率)取对数形式;噪声信号的单位为dB/~Vl5j

3.2 实验结果

& T$ ~- U6 ]) j; m图5为变压器设计改进前后实验样品的传导噪声频谱对比。
' E. I2 C' D! j/ h: Q# F# ^  
图5中的上下两条平行折线分别为国际无线电干扰特别委员会(简称CISPR)颁布的CISPR22标准中b级要求的准峰值检波限值和平均值检波限 值;而曲线为开关电源的传导噪声频谱。从实验结果可以看出：与传统方法相比，新方法有着更出色的对共模噪声电流的抑制能力，尤其在中频1～ 5MHz的频段。在较低频段，电源线上的传导干扰主要是差模电流引起的;而在中高频段，共模电流起主要作用。而本文提出的方法对共模电流的抑制较强，实验 和理论是相符合的。在10 MHz以上的频段，主要由电路中的其他寄生参数决定EMC性能，与变压器关系不大。

4 结束语
; O5 [& _, O' K1 l$ K8 O; [9 N  j, I5 z
开关电源电路中的噪声活跃节点是电路中的共模噪声源。要降低开关电源的传导干扰水平，实际上是减小共模电流强度、增大噪声源的对地阻抗。在传统的隔离式EMC设计中，隔离层连接到电路中电位稳定的节点上(如：变压器前级的负极)要比直接连到地线对EMI干扰的抑制更有效。

8 Z6 D# Y1 A# a, P4 s+ J开关电源电路中的噪声活跃节点通常都是成对存在的，这些成对节点之间的相位相反，利用这一特点活跃节点相位平衡绕法对EMI抑制的有效性高于传统的隔离式设计。由于不需要添加隔离金属层，变压器的体积与成本都能被有效减小或降低。
* l! Y( J  Z& L3 x5 m1 G

Demyar

谢谢分享

fanichicl

学习了

麦子的滑翔机

谢谢分享