pcie问题咨询

bluskly

最近做了一个项目，COM-E卡（CPU）下来的PCIE时钟通过SI5344以后给PCIE设备，发现PCIE找不到设备。但是将PCIE时钟直接飞线到PCIE设备，又可以正常找到。请问这个PCIE时钟必须要同频同相么？
Si5345-44-42-D-DataSheet.pdf (1010.06 KB, 下载次数: 5)

2018-4-19 14:30 上传

点击文件名下载附件
下载积分: 威望 -5

' v, D/ M0 ?- ~" c' v Si5345-44-42-D-RM.pdf (2.62 MB, 下载次数: 5)

2018-4-19 14:30 上传

点击文件名下载附件
下载积分: 威望 -5

, d% q' x! ^9 H5 f5 P. H

bluskly

超級狗 发表于 2018-4-20 14:08
9 v( J! R7 v2 c* L9 ^! n布拉斯基發現自己惡搞已經躲起來了！
+ ]* t/ h$ N. n! v: R" A

这两天都在调试，目前结果看来应该是自己之前认识不够充足。
4 T: s& z# X7 k9 I测试了很多COM-E卡，发现有些卡确实通过SI5344以后不能识别PCIE设备，我们项目是一个COM-E卡挂了6个PCIE设备。采用SI5344的目的是因为很多PCIE的从设备还有系统时钟和接口时钟，这些时钟的频率是不相同的。而且很多时钟对于相位抖动有特定的一些要求，采用SI5344是因为其 Ultra-low jitter of 90 fs rms这个要求。而且根据PCIE从设备的时钟要求如下：

所以觉得很多晶振和buffer麻烦，而且频率都不一样。于是就用了这个芯片。
为了时钟树的简单，于是就采用了PCIE时钟进入IN0通道，输出一路100M的pcie，在采用SI53301的时钟buffer出多路时钟给6路的PCIE从设备提供PCIE refclk。
+ {' j$ Z8 C9 X, h- Y, d
关于耦合方式都是按照芯片的匹配方式做的，应该没啥问题。目前看来引起这个问题还是时钟不是同源处理，估计COM-E卡内部也能够配置或者其他的，正在考虑跟COM-E卡的技术支持进行探讨。

出现了这个问题，特地查了一些相关的资料，根据PCIE规范看来，不同源也是可以的，但是对于时钟要求更高。

9 M7 H# E# |+ F8 \7 n7 g! y1 x一般而言，为了减少麻烦，最好是采用同源时钟来设计。
一般大家推荐也是采用同源时钟来使用。
5 Y+ ~  x; {2 D' ~% O
& i$ C: ]; T( |# N- R4 e+ j
* M9 a. H5 ~' ^
最后，将自己找到的几个相关的资料发出来，大家以后设计的时候也注意一下。
AN562.pdf (11.37 MB, 下载次数: 1)

2018-4-20 22:37 上传

点击文件名下载附件
下载积分: 威望 -5

0 t& G) T. Q2 N7 l6 `4 ~ AND9202-D.PDF (179.35 KB, 下载次数: 2)

2018-4-20 22:37 上传

点击文件名下载附件
下载积分: 威望 -5

! Z/ U5 I0 |3 i- S) l& f: F  E IDT_AN843_APN_20140513.pdf (1.81 MB, 下载次数: 1)

2018-4-20 22:37 上传

点击文件名下载附件
下载积分: 威望 -5

: p4 p( o5 @, L2 B7 h# q7 G
1 _/ s  p# Z# H: |0 `3 s9 Y0 q6 F
* E" Q6 S' j, G% n" a

超級狗

你有打開 Si5344 的 Zero Delay Mode 嗎？這個應該有助於縮小相位差（Phase Deviation）。
" W6 N# u3 d* H# @& T$ y6 Z
* N3 {* T  ]# y: H: l9 Y7 l/ }' Q3.9.13 Zero Delay Mode
) H4 ~  e" F1 }A zero delay mode is available for applications that require fixed and consistent minimum delay between the selected input and outputs. The zero delay mode is configured by opening the internal feedback loop through software configuration and closing the loop externally as shown in the figure below. This helps to cancel out the internal delay introduced by the dividers, the crosspoint, the input, and the output drivers. Any one of the outputs can be fed back to the FB_IN pins, although using the output driver that achieves the shortest trace length will help to minimize the input-to-output delay. The OUT9 and FB_IN pins are recommended for the external feedback connection. The FB_IN input pins must be terminated and ac-coupled when zero delay mode is used. A differential external feedback path connection is necessary for best performance. Note that the hitless switching feature is not available when zero delay mode is enabled.
, Z, S) ?4 X' K+ K4 J
/ ?, j0 @# t# j* m

超級狗

part99 发表于 2018-4-20 13:25
二位（布拉斯基+狗）都是高手，我也不用多解释，我觉得连不通跟100MHz ref clk同不同相毛关系也没有，我随 ...

我 CPU 下来的 PCIe 时钟进入 Si5344，输出两路 100M HCSL 的 PCIe 时钟给两个设备。

布拉斯基發現自己惡搞已經躲起來了！
. {3 P" r. [, @. X+ F

9 U6 l, H6 e0 B$ O- {: g* `8 d
" m: V4 V; }' s/ K
不過你注意他的敘述喔～
) l; X$ z: e* f
! G, e% U" S7 v! |2 C$ A5 |% G* VSi5344 進去的不是參考時鐘（Reference Clock），而是從 CPU 出來準備餵給裝置（Device） 的 HCSL 批西哀醫（PCIe）時鐘。
# E9 ]% h9 _; v. |4 s+ i7 K. e2 M* f  L
他需要把時鐘餵給兩個裝置（Device），所以這樣搞！
0 k! ~  V6 Z5 ^3 {6 W
這個可能需要和時鐘源同相吧？而且兩個輸出都要同相。

但你提到的時鐘品質造成的影響也不無可能啦！

. t. H+ y, s. o( R2 g
+ @, d; G, n' Q0 C
. o* \; m7 A9 @& P- H7 F# v3 i

, c/ Q* B" c$ q  U

超級狗

• 同頻
  ) _' ?6 k3 L# |* v' ~( W& `7 a應該跑不掉！
• 同相
  9 r! R& L* e6 t  `3 w應該也需要，因為有規定可接受的抖動（Jitter）的範圍。
  

你有改變時鐘頻率喔～？？？

; w# N! h3 a& Y* m8 z1 B$ j% h另外，批西哀醫（PCIe）有規定時鐘的架構，你這是……？？？
. }% c; r1 a( T5 C* {

• Common Clock Rx Architecture
• Data Clocked Rx Architecture
• Separate Clock Architecture
  

bluskly

超級狗 发表于 2018-4-19 15:19

同頻
7 G* J1 M0 r/ w, o& @( P) [) p8 s應該跑不掉！

同相

诡异的事情是这样：我CPU下来的PCIE时钟进入SI5344，输出两路100M HCSL的PCIE时钟给两个设备。通过换不同的CPU卡，有的CPU卡能找到，有的找不到。
但是通过将PCIE时钟跨过SI5344直接接一个PCIE设备，各种CPU卡都可以找到。

" ^( ^! b- B6 g* d8 u
7 q5 h1 ]% ~; o9 {2 @2 H

bluskly

超級狗 发表于 2018-4-19 15:19

同頻
4 a, S8 Z  @) D" M- K應該跑不掉！

同相

我通过Si5344以后，相当于修改了时钟频率么？不太理解这个芯片的架构。
# J3 h: C7 K9 d5 b0 r# V

超級狗

Si5344
/ W+ b2 @! |0 h  C$ M, u10-Channel, Any-Frequency, Any-Output Jitter Attenuator/Clock Multiplier

Si5344 可以產生任何的頻率，設定要特別小心。

如果只是要增加驅動能力，我在想 Si53159 會不會單純些？

0 ]+ l$ U* P. lSi53159
+ v  h: @! b% a0 `) wPCI-EXPRESS Gen 1, Gen 2, Gen 3, and Gen 4 Nine Output Fanout Buffer
4 V6 M' P' o' q7 t
( n9 B3 S+ S' w) l' H這類芯片是 HCSL 差分進、差分出，所以是讓你串在 PCIe Clock 上的。
9 H3 s- N! N# u% k% v, }

超級狗

我比較了二者，簡單來說，Si5344 只是個時鐘產生器（Clock Generator）。它只產生你要的頻率，不幫你搞定相位差（Phase Deviation）這件事，除非你啟動 Zero Delay Mode。

; q& V) C  M' f4 P* j2 }# R

超級狗

' C  M; r' I; y7 b
8 O0 ]: R* H- U0 t有兩路的，會省點錢！
) {& r9 O" c+ ?+ [/ C4 z
Si53152

0 t/ M: X, W/ U# ]! B

ykwym

disable pll模式

ykwym

bluskly 发表于 2018-4-19 15:28
诡异的事情是这样：我CPU下来的PCIE时钟进入SI5344，输出两路100M HCSL的PCIE时钟给两个设备。通过换不同 ...

这个没什么好奇怪的，每个芯片对时钟的容限是不一样的，标准是300ppm，可是我知道有的芯片只有200ppm
. }* L) V1 h& F' ^& A* t; F4 |) _

zltwin

学习了

part99

二位（布拉斯基+狗）都是高手，我也不用多解释，我觉得连不通跟100MHz ref clk同不同相毛关系也没有，我随便加个100MHz的差分时钟都可以跑起来，PCI-e的TX来自参考时钟，RX来自CDR，也就是对方的100M时钟经过PLL出来的5G信号。
( m, w3 o: o/ R2 n所以，你那问题，八九不离十，肯定是差分时钟信号不好，或者耦合不好，有的设备要AC耦合，有的DC，我一般都用AC，耦合电容一定大于0.1uF，很多时候我会用0.22-0.47uF，你先看看到达设备的时钟信号质量再说吧。

WuJin_eOakJ

学习了