pcie问题咨询

bluskly

超級狗 发表于 2018-4-20 14:08
布拉斯基發現自己惡搞已經躲起來了！

7 D# T' H/ L. H$ ]9 S: d这两天都在调试，目前结果看来应该是自己之前认识不够充足。
9 A& M2 y& ]" {4 A$ J测试了很多COM-E卡，发现有些卡确实通过SI5344以后不能识别PCIE设备，我们项目是一个COM-E卡挂了6个PCIE设备。采用SI5344的目的是因为很多PCIE的从设备还有系统时钟和接口时钟，这些时钟的频率是不相同的。而且很多时钟对于相位抖动有特定的一些要求，采用SI5344是因为其 Ultra-low jitter of 90 fs rms这个要求。而且根据PCIE从设备的时钟要求如下：

% p& j( r2 C) B  G  A& T所以觉得很多晶振和buffer麻烦，而且频率都不一样。于是就用了这个芯片。
4 Z: Z$ W( r, m$ H4 q' c为了时钟树的简单，于是就采用了PCIE时钟进入IN0通道，输出一路100M的pcie，在采用SI53301的时钟buffer出多路时钟给6路的PCIE从设备提供PCIE refclk。

# i9 o& V3 o# N+ q$ F关于耦合方式都是按照芯片的匹配方式做的，应该没啥问题。目前看来引起这个问题还是时钟不是同源处理，估计COM-E卡内部也能够配置或者其他的，正在考虑跟COM-E卡的技术支持进行探讨。
! ~  e. |$ d( I4 o, W: ]! S! h
* A2 o7 p( B5 d* z出现了这个问题，特地查了一些相关的资料，根据PCIE规范看来，不同源也是可以的，但是对于时钟要求更高。

一般而言，为了减少麻烦，最好是采用同源时钟来设计。
9 O3 V% q5 C- u; M- A' \  f4 J一般大家推荐也是采用同源时钟来使用。

' D+ L9 l2 B7 W# r9 b$ d. |1 S9 }' `

- b7 h+ }5 O( _% g5 n$ w& K5 C* ]最后，将自己找到的几个相关的资料发出来，大家以后设计的时候也注意一下。
6 t( K6 L7 C5 R$ b& W6 k: k: c! ?& m4 e AN562.pdf (11.37 MB, 下载次数: 1)

2018-4-20 22:37 上传

点击文件名下载附件
下载积分: 威望 -5

6 _  ^" ]. ^! G' i9 `# y AND9202-D.PDF (179.35 KB, 下载次数: 2)

2018-4-20 22:37 上传

点击文件名下载附件
下载积分: 威望 -5

IDT_AN843_APN_20140513.pdf (1.81 MB, 下载次数: 1)

2018-4-20 22:37 上传

点击文件名下载附件
下载积分: 威望 -5

: c7 W; m9 U; x$ g7 U6 |

超級狗

7 K* F( V, W6 p9 m1 ?SiliconLabs Clock Buffer Quick Slection Guiide



. L3 V+ l9 _. ]/ N6 q6 W

xiaowenwu1989

学习了

tanchengfang

会不会驱动能力的问题？

吉。。。。。

000

吉。。。。。

000000000000

ABCDJ

虽然楼主做了很多验证了，但是从理论分析来看，这个问题可能根本原因还真不是时钟同频同相导致，本身高速接口就有机制搞定两端不同频的问题，多半还是时钟质量导致，抖动的可能性较大。

bluskly

ABCDJ 发表于 2018-5-22 20:48
3 t: e/ f5 J" I$ R( j虽然楼主做了很多验证了，但是从理论分析来看，这个问题可能根本原因还真不是时钟同频同相导致，本身高速接 ...

3 U0 z" K- ]- z$ [你说的 我也怀疑过。并且单独在pcie device端直接给过一个100M的晶振SI9121+SI53306的buffer输出作为refclk。不再使用cpu同步下来的refclk，但是实际情况就是不能够link起来。难道跟pcie device有关系？

gww8604

学习