找回密码
 注册
12
返回列表 发新帖
楼主: bluskly
打印 上一主题 下一主题

pcie问题咨询

[复制链接]

该用户从未签到

16#
 楼主| 发表于 2018-4-20 22:37 | 只看该作者
超級狗 发表于 2018-4-20 14:086 x8 W- ?# Z1 f. M2 o! p
布拉斯基發現自己惡搞已經躲起來了!
! ~! }/ U5 J/ T$ E' o' s

: c% n+ [) ^# S% Z/ a, Z8 \1 N这两天都在调试,目前结果看来应该是自己之前认识不够充足。+ }  @1 \* B' z. B# `: u
测试了很多COM-E卡,发现有些卡确实通过SI5344以后不能识别PCIE设备,我们项目是一个COM-E卡挂了6个PCIE设备。采用SI5344的目的是因为很多PCIE的从设备还有系统时钟和接口时钟,这些时钟的频率是不相同的。而且很多时钟对于相位抖动有特定的一些要求,采用SI5344是因为其 Ultra-low jitter of 90 fs rms这个要求。而且根据PCIE从设备的时钟要求如下:
# c& A0 e' N, u8 P" F5 X
$ E+ _; i& M. m/ V5 F7 P8 e% \所以觉得很多晶振和buffer麻烦,而且频率都不一样。于是就用了这个芯片。
  k. ]& D& F5 c* W% x. W$ E为了时钟树的简单,于是就采用了PCIE时钟进入IN0通道,输出一路100M的pcie,在采用SI53301的时钟buffer出多路时钟给6路的PCIE从设备提供PCIE refclk。1 I& n' l  K! r5 k5 v
- k9 I$ m' T7 W4 p
关于耦合方式都是按照芯片的匹配方式做的,应该没啥问题。目前看来引起这个问题还是时钟不是同源处理,估计COM-E卡内部也能够配置或者其他的,正在考虑跟COM-E卡的技术支持进行探讨。
: Y/ Z0 O) H. y3 t8 Y. ~9 d7 W) |/ }7 k7 [7 a9 D9 h
出现了这个问题,特地查了一些相关的资料,根据PCIE规范看来,不同源也是可以的,但是对于时钟要求更高。. A4 v9 G) L, v. s. F

  M+ x' M/ i3 h* a! h一般而言,为了减少麻烦,最好是采用同源时钟来设计。
' n# i+ J* I6 f9 r: p" D$ f一般大家推荐也是采用同源时钟来使用。  O; V" A& k. T; X+ r$ o* l

. z" M& t4 C! i0 t  v7 ^
. n+ ^, B6 O7 x. v  S* S, R- o, n) h
最后,将自己找到的几个相关的资料发出来,大家以后设计的时候也注意一下。
6 f8 j3 x) \2 g4 ^2 W! r AN562.pdf (11.37 MB, 下载次数: 1)
! v. s) S# E3 c5 u2 d" ]. D3 s AND9202-D.PDF (179.35 KB, 下载次数: 2)
* ~- G, D7 C4 R3 B IDT_AN843_APN_20140513.pdf (1.81 MB, 下载次数: 1)
' o3 ~$ i9 @7 _* G2 Q5 L0 N) ^% a9 _/ I

/ k; L- R! F) u- D

评分

参与人数 1威望 +5 收起 理由
超級狗 + 5 固得!

查看全部评分

该用户从未签到

17#
发表于 2018-4-20 22:57 | 只看该作者
本帖最后由 超級狗 于 2018-4-20 22:58 编辑
  a& k# C; k1 F6 t1 L" s; X+ {- D- q2 M6 F& T  N
SiliconLabs Clock Buffer Quick Slection Guiide  m) P8 v" c! q) f

1 _6 t0 N& u+ f) [5 t% D* f
4 t5 m! N+ j. m' x5 g& C
: }4 i: ?+ U+ L8 O( ~2 C7 }# \! o$ S4 R5 ?5 l

SiliconLabs Clock Buffer Quick Slection Guide.jpg (209.71 KB, 下载次数: 0)

SiliconLabs Clock Buffer Quick Slection Guide.jpg

clock-buffers-quick-reference.pdf

1.81 MB, 下载次数: 0, 下载积分: 威望 -5

该用户从未签到

19#
发表于 2018-4-24 10:46 | 只看该作者
会不会驱动能力的问题?
  • TA的每日心情
    擦汗
    2019-11-15 15:00
  • 签到天数: 1 天

    [LV.1]初来乍到

    21#
    发表于 2018-5-4 16:09 | 只看该作者
    000000000000

    该用户从未签到

    22#
    发表于 2018-5-22 20:48 | 只看该作者
    虽然楼主做了很多验证了,但是从理论分析来看,这个问题可能根本原因还真不是时钟同频同相导致,本身高速接口就有机制搞定两端不同频的问题,多半还是时钟质量导致,抖动的可能性较大。

    点评

    你说的 我也怀疑过。并且单独在pcie device端直接给过一个100M的晶振SI9121+SI53306的buffer输出作为refclk。不再使用cpu同步下来的refclk,但是实际情况就是不能够link起来。难道跟pcie device有关系?  详情 回复 发表于 2018-5-30 16:00

    该用户从未签到

    23#
     楼主| 发表于 2018-5-30 16:00 | 只看该作者
    ABCDJ 发表于 2018-5-22 20:48' L* K! R; H+ k2 I  ]1 p# _' L6 E
    虽然楼主做了很多验证了,但是从理论分析来看,这个问题可能根本原因还真不是时钟同频同相导致,本身高速接 ...
    2 S( t% j/ ]4 f6 ~& o1 t3 n3 F
    你说的 我也怀疑过。并且单独在pcie device端直接给过一个100M的晶振SI9121+SI53306的buffer输出作为refclk。不再使用cpu同步下来的refclk,但是实际情况就是不能够link起来。难道跟pcie device有关系?
    , G6 ]4 ]% C1 o3 I7 S; e
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-5-31 18:15 , Processed in 0.078125 second(s), 26 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表