xilinx demo DDR4&PCIE3&optical module

beebeevincent

# ^+ i1 M0 t0 w9 G1 e
( G  j8 r# o. {/ R1 d& I. t7 C这个板子个人感觉挺好的，BGA BREAK OUT全部使用VIA IN PAD的方法。 PCIE是削手指的工艺，外围有很多高速的光模块差分信号。 有不少可以学习的地方，和大家分享一下；
注意文件是 allegro格式的
$ a% p& B7 P  ~& l( v# T  X. m

游客，如果您要查看本帖隐藏内容请回复

# ]" @5 M7 ~# V" `

3v3__yiya

qingtian52014 发表于 2018-1-5 15:04
; w7 q+ m1 _! W5 S( p谁讲下 LAY20信号层，同层的DDR4的走线，同层为何不走一样的线宽？  其体现在DDR4的 地此线上面。若说是夹 ...

1 ^4 H# J' O6 j+ K对于差分线来说，前后两段线宽有差别，原因有两点，1.按原线宽出线，走线间距太近了，怕加剧串扰，所以改成小线宽来走线，同时小线宽和原线宽阻抗控制都可以做到一致的，就不存在阻抗不连续的情况。2.生产工艺的问题。对于单端走线那边，不同的线宽阻抗肯定会失配，但是主要小线宽这一段距离尽量小，满足芯片的要求，问题不大的
7 ~: m' i0 V  K3 A* ~& T- _+ _

muzhengdong

qingtian52014 发表于 2018-1-5 15:04
  h" z+ V7 v" b谁讲下 LAY20信号层，同层的DDR4的走线，同层为何不走一样的线宽？  其体现在DDR4的 地此线上面。若说是夹 ...

7 ~. m. t3 i- C1.是不是跨平面分割了的地方，所以才需要进行加粗
2.走线加粗本身就有抗干扰的能力增强
% k/ p, t  _5 p; Z. ]4 n3.我的问题是这样线宽不一致，突然改变，会造成阻抗突变？你这个是参考上的经典？
! a" T3 z7 |$ w' M1 B4.参考文件的权威度是如何？
( Q" W& ^3 O3 |4 H# W& g5.我老是金币不够下载不到，可以分享给我？766267001@qq.com非常感谢，我也想学习下好的做法？一起探讨下
. ^$ b+ D; s- W. j& @" Q) j

候天怡123

这个板子个人感觉挺好的，BGA BREAK OUT全部使用VIA IN PAD的方法。 PCIE是削手指的工艺，外围有很多高速的光模块差分信号。 有不少可以学习的地方，和大家分享一下；)

llyygg

学习一下，非常感谢

Haiting32451

  ~' K. H; E$ b4 S" l3 F学习一下

zhenli888

学习一下

lhhuan

学习

rongzhai

学习一下

wcz83

学习一下，非常感谢

zhangzuo

学习学习

dqwuf2008

看看啊
: @8 ?! ^; g; C/ y% h! _7 \1 R

dqwuf2008

有没有原理图啊，有原理图就更好了
: _/ Y- \9 |5 i6 b7 \/ ~9 I

sjj372674200

下载学习了
; H! r- Z2 z6 F1 j6 C

IO357

学习一下

IO357

学习一下

marco5512

学习一下，非常感谢

zc333

学习一下