找回密码
 注册
楼主: beebeevincent
打印 上一主题 下一主题

xilinx demo DDR4&PCIE3&optical module

  [复制链接]

该用户从未签到

16#
发表于 2017-11-22 17:14 | 只看该作者
xuexuekankan

该用户从未签到

17#
发表于 2017-11-22 17:18 | 只看该作者
xuexixuexi
  • TA的每日心情
    开心
    2021-10-7 15:37
  • 签到天数: 44 天

    [LV.5]常住居民I

    21#
    发表于 2017-12-6 22:32 | 只看该作者
    Awakening.the.Zodiac
    # e9 w4 o7 i5 L6 j+ {9 }
  • TA的每日心情
    开心
    2020-3-18 15:09
  • 签到天数: 1 天

    [LV.1]初来乍到

    22#
    发表于 2017-12-27 09:02 | 只看该作者
    谢谢分享,辛苦了
    3 w3 B8 ?8 r4 {% T

    该用户从未签到

    25#
    发表于 2017-12-28 08:51 | 只看该作者
    学习一下,非常感谢

    该用户从未签到

    27#
    发表于 2018-1-4 11:27 | 只看该作者
    削金手指吗?看下
  • TA的每日心情
    开心
    2024-5-24 15:34
  • 签到天数: 2 天

    [LV.1]初来乍到

    28#
    发表于 2018-1-4 17:41 | 只看该作者
    Thank you for your sharing
    ; P9 W" X6 z: p. U/ `0 E0 j. H* `' }

    该用户从未签到

    29#
    发表于 2018-1-5 14:30 | 只看该作者
    官网的资料拿来学习下

    该用户从未签到

    30#
    发表于 2018-1-5 15:04 | 只看该作者
    谁讲下 LAY20信号层,同层的DDR4的走线,同层为何不走一样的线宽?  其体现在DDR4的 地此线上面。若说是夹线,这么空矿。附图只是部份

    FD .png (27.12 KB, 下载次数: 2)

    FD .png

    FDF .png (20.72 KB, 下载次数: 4)

    FDF .png

    点评

    对于差分线来说,前后两段线宽有差别,原因有两点,1.按原线宽出线,走线间距太近了,怕加剧串扰,所以改成小线宽来走线,同时小线宽和原线宽阻抗控制都可以做到一致的,就不存在阻抗不连续的情况。2.生产工艺的问题  详情 回复 发表于 2020-6-5 09:45
    1.是不是跨平面分割了的地方,所以才需要进行加粗 2.走线加粗本身就有抗干扰的能力增强 3.我的问题是这样线宽不一致,突然改变,会造成阻抗突变?你这个是参考上的经典? 4.参考文件的权威度是如何? 5.我老是金  详情 回复 发表于 2020-4-6 15:07
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-6-1 10:06 , Processed in 0.093750 second(s), 25 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表