2017年10月31日QA检查报告节选

EDA365QA · 发表于 2017-11-1 08:39

您需要登录才可以下载或查看，没有帐号？注册

x

1.CAN是差动信号

rock_li29 · 发表于 2017-11-2 09:13

汤圆LSY 发表于 2017-11-1 16:16
4 c. [$ E, \1 C. g! _. m& [7 H请教个问题，ECL器件互相连接时、信号线是先到端接电阻再到终端器件好，还是先到终端器件再接端接电阻好？ `/ b( \# `, z6 C5 Z. A' N
...

图片没有上传成功，请重新上传。

rock_li29 · 发表于 2017-11-2 09:12

edapcbsyc 发表于 2017-11-1 22:049 @! \9 j# U* `7 L/ F/ g/ {5 d6 ^) }
请问差动信号是指？需要怎么处理？

应该是错别字，指的是差分信号，差分信号紧耦合布线，控制阻抗。

xynsy123 · 发表于 2017-11-6 10:22

EDA365QA 发表于 2017-11-1 08:43+ Q+ u O3 m4 a8 s. P) k2 e! v
8.光口地处理不当

光口金属笼子接GND的话，那打静电的时候岂不是直接打到GND上了？

EDA365QA · 发表于 2017-11-1 08:40

2.周边的铜没有任何连接

EDA365QA · 发表于 2017-11-1 08:41

3.尺寸标注有误差

EDA365QA · 发表于 2017-11-1 08:41

4.很多线跨分割了。

EDA365QA · 发表于 2017-11-1 08:42

5.电源瓶颈

EDA365QA · 发表于 2017-11-1 08:42

6.FPGA的100欧姆电阻未按要求等长处理

EDA365QA · 发表于 2017-11-1 08:42

7.钢网层有多余的文字

EDA365QA · 发表于 2017-11-1 08:43

8.光口地处理不当

EDA365QA · 发表于 2017-11-1 08:43

9.加强筋下放了接插件

EDA365QA · 发表于 2017-11-1 08:43

10.铜皮未有连接孔

EDA365QA · 发表于 2017-11-1 08:44

11.平面整层没有铺铜

lqf · 发表于 2017-11-1 10:27

学习

guhanzuiying · 发表于 2017-11-1 13:45

汤圆LSY · 发表于 2017-11-1 16:16

请教个问题，ECL器件互相连接时、信号线是先到端接电阻再到终端器件好，还是先到终端器件再接端接电阻好？

汤圆LSY · 发表于 2017-11-1 16:17

D:\Documents and Settings\qfit\桌面

帐号		自动登录	找回密码
密码			注册

推荐内容 /1