找回密码
 注册
查看: 1279|回复: 14
打印 上一主题 下一主题

Open Drain 硬件结构肤浅的研究【欢迎指出错误】

  [复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2017-2-25 15:34 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 傻大个牌纯碱 于 2017-2-25 15:36 编辑
0 N9 W! b5 h( T( B5 }, T. c2 w7 _, g
; v3 C+ u, z' b# E; b8 P6 L“鹏哥,I2C接口为什么总是要外接个上拉电阻?”# ?# W7 R$ c; [. P8 M1 |
“它是Open Drain结构。”
9 C2 m) Y) G) @9 H. \“哦!牛逼!”
4 o- [% m+ o. }' [9 a4 g1 X, f
8 ?; \- N3 p' F- B# N' H
9 B) X; I8 M: _! r, I6 }我操,谁能告诉我 Open Drain到底是什么鬼?
$ V" ]: o- f. A8 s- t0 h% HOpen Drain,翻译过来就是开漏,意思是把MOS管的漏极不连接,悬空。手绘一个:
  x( E$ M, V! ] & x/ M+ W8 s5 w8 g
开漏,是把上图电路中的Q2的漏极悬空。Q1是用来控制Q2的开关的。
4 q! ?7 Z* j1 j: Z5 G当CONTROL=Low 时,Q1断开,Q2导通,OUTPUT= 0;- N, i0 r% J& j, f6 P5 J' \4 g! v
当CONTROL=High时,Q1导通,Q2断开,OUTPUT处于悬空状态。+ P4 Y9 f0 ~' I0 S8 K3 X" p
所以Open Drain的第一个特点:此结构本身只可以输出低电平(Low)5 m- U# |7 W' |: ]

1 A( L) I2 g4 a. R1 a如果在OUTPUT端通过一颗电阻R2连接到POWER_1.8V,这种结构就有了输出高电平的能力:
, C  ?( C( \1 Z 4 v7 i! ^/ T8 p
当CONTROL=Low 时,Q1断开,Q2导通,OUTPUT= 0;
) S* G1 P5 S' r5 u% h/ x) `当CONTROL=High时,Q1导通,Q2断开,OUTPUT=1。
0 X/ }8 Z) F' x' uR2的就是常说的上拉电阻,它的取值不是随便的,需要根据OUTPUT上的等效容值来选。在I2C的SPEC中第40页,专门画出了R2和等效容值的关系:
7 t6 S1 J! r8 p9 ^9 c) Z+ I
* i7 K9 k8 b3 ^; e0 f图中可以看出R2(纵坐标Rp)和等效容值成反比例关系,简单地根据OUTPUT的波形来说:! t. x# `9 N- ]. |
R2越大,OUTPUT上的上升沿越平缓;R2越小,OUTPUT上的上升沿越陡峭。上升沿的平缓程度就是我们常说的上拉能力。越陡峭,上拉能力就越好
9 V3 t! ^" C+ ?# W/ g# Z! n" ^需要注意的是,R2越小,功耗就越大。所以,R2要根据实际情况调整:先放一个大的上拉电阻,然后测量OUTPUT的波形,如果上升沿很陡峭,可以
$ p0 L3 x5 u0 Y: F考虑再放大点;如果上升沿太平缓,那应该放小点了。
2 S7 B; D4 f9 YMTK老的平台,I2C的上拉电阻放的是2.2K。新的平台都用4.7K上拉,这也说明了MTK的CPU制作工艺在提高。
$ M7 u' o4 g3 k2 s! {& B( U: x; P/ D2 {同样,这是 Open Drain 第二个特点:如果要输出高电平,需要外接上拉电阻3 S4 a& b* g- [
+ W9 e8 J% U& M0 N3 J; B
将两个 Open Drain 连在一起,只要有一方输出Low,这条OUTPUT就只能是Low了。I2C协议中,如果设备要占用总线,需要输出Low电平,就是这个原理。
( j4 O  q$ b+ d# ~! B8 E这是 Open Drain 第三个特点:逻辑与,多个Open Drain的漏极接在一起,就相当于“逻辑与”的功能; E" F) j7 B- X& I( e* W9 U6 N# G, Y+ Y
. L. U4 l! f8 m  J3 ]
Open Drain 除了用在I2C上,它还有一个重要的应用:电平转换(Level Shift)' Y# k! ?; I$ O- W3 Z6 U4 Y& y- X
在N355上用 Open Drain 结构搭建了一个I2C上3.3V与1.8V的电平转换,如下图:
. S7 h! W' K2 y* N1 g' S; G 5 C9 x  g/ e) M1 `+ H
这个电路很有意思,1个IO电是1.8V的CPU与IO电是3.3V的IC本身是不能接在一起的,但通过这个电路,它们不仅接在一起,还可以进行I2C通信!7 W; @$ }: v6 d% f6 ]. }
当理解了这个电路如何进行I2C通信之后,也就理解了电平转换。这个电路在进行I2C通信的时候,有下面四种情况:' V* X( {+ u+ z: h; K5 _' ]
CPU发High电平(1.8V),Q6702/Q6703的Vgs=0(Vg=Vs=1.8V),两个MOS关断,IC端还是High电平;: c5 d2 T; H5 l6 [
CPU发Low 电平(0V),Q6702/Q6703的Vgs=1.8V,两个MOS打开,IC端的高电平被拉低;
% s/ r5 R0 O: P4 wIC端发High电平(3.3V),Q6702/Q6703的Vgs=0(Vg=Vs=1.8V),两个MOS关断,CPU还是High电平;
* k3 o/ i5 a+ Y( S; r' FIC端发Low 电平(0V),Vs=1.8V,Vd=0V,MOS管内的二极管导通(MOS管结构所致,S极和D极之间有个PN节,相当于二极管),CPU的高电平被拉低。
# M+ W8 z+ \! }- |# u9 L" }( a& G' Z7 l2 J+ q9 a

% v' O" U( v: }; l6 }  h$ B4 {

评分

参与人数 1威望 +20 收起 理由
admin + 20 很详细,图文并茂,赞一个!

查看全部评分

该用户从未签到

2#
 楼主| 发表于 2017-2-25 15:35 | 只看该作者
欢迎指出错误
alooha 该用户已被删除
3#
发表于 2017-2-26 08:04 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽

该用户从未签到

5#
 楼主| 发表于 2017-2-26 20:22 来自手机 | 只看该作者
alooha 发表于 2017-2-26 08:04* d0 p7 y$ l4 Q* z
哇!好详细的开漏研究,楼主辛苦了!
8 q1 v, x3 l" d& u1 W/ X; I& f& T  O
有错误的话请指正哦

该用户从未签到

6#
发表于 2017-2-26 21:25 | 只看该作者
找PCB工程师合作,可以在此处留言

该用户从未签到

7#
发表于 2017-2-26 21:25 | 只看该作者
找PCB工程师合作,可以在此处留言

该用户从未签到

9#
发表于 2017-2-27 08:56 | 只看该作者
总结的还可以,总线的上升沿时间是R*C常数决定,驱动能力看集成管的参数,外部电阻只是提升驱动能力,理解有误请拍砖!

点评

Heng,上升沿的时间也是一种驱动能力的体现  详情 回复 发表于 2017-2-27 10:34

该用户从未签到

10#
 楼主| 发表于 2017-2-27 10:34 | 只看该作者
HengliangYau 发表于 2017-2-27 08:56
$ ?! f- N  _. j7 L% K$ ~+ N总结的还可以,总线的上升沿时间是R*C常数决定,驱动能力看集成管的参数,外部电阻只是提升驱动能力,理解 ...

! r2 `/ A1 X! f( H8 Q- }Heng,上升沿的时间也是一种驱动能力的体现
- c" K* m& p& l( [# d

该用户从未签到

11#
发表于 2017-3-4 16:49 | 只看该作者
那个电平转换电路的左边(CPU这边)通常也要加上拉电阻,拉到1.8V,而且P-MOS的S-D之间并一个二极管(稳定可靠)

点评

那个电平转换电路的左边(CPU这边)通常也要加上拉电阻,拉到1.8V[/backcolor] ——这都被你发现了,是我漏了,其实这个电路还有前端部分,在CPU那端已经上拉了。[/backcolor] 而且P-MOS的S-D之间并一个二极管[/ba  详情 回复 发表于 2017-3-9 16:27

该用户从未签到

12#
 楼主| 发表于 2017-3-9 16:27 | 只看该作者
wy_703 发表于 2017-3-4 16:49$ \! E3 w) c& @( Y5 H0 S; C
那个电平转换电路的左边(CPU这边)通常也要加上拉电阻,拉到1.8V,而且P-MOS的S-D之间并一个二极管(稳定 ...

9 h" u) P+ x% u. y7 {& l% w那个电平转换电路的左边(CPU这边)通常也要加上拉电阻,拉到1.8V
+ X$ w, P7 \. i——这都被你发现了,是我漏了,其实这个电路还有前端部分,在CPU那端已经上拉了。/ B7 O5 x. I/ P' ?! G
而且P-MOS的S-D之间并一个二极管
" r# a. Z  U& V7 D* g, \3 g- c——用的是N-MOS( v, k8 ]* H& E9 n3 \, ?

该用户从未签到

13#
发表于 2017-4-14 11:29 | 只看该作者
jaky 发表于 2017-2-26 21:25% m: M3 e7 q  m, x5 f' V
找PCB工程师合作,可以在此处留言

# N$ S& i7 w8 j2 V, [$ [$ \) t9 b4 X- p2 E/ B
  • TA的每日心情
    擦汗
    2021-7-2 15:02
  • 签到天数: 6 天

    [LV.2]偶尔看看I

    15#
    发表于 2018-11-19 21:52 | 只看该作者
    楼主辛苦了
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-5-29 14:03 , Processed in 0.093750 second(s), 34 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表