请教6层板叠层问题

shipaopao

现有一个6层板需要设计
目前设计
, L( \" q* ?2 z& w- ~' X4 _方案1                                                                                              ~, H3 u' W$ {+ C/ L
TOP      （RF信号、主芯片、SDRAM等）            
GND                                       
S1        （100M ADC data、48M  U data、104M SDRAM data、  100M data、48M data） 顺时针                                            
4 O" y$ g  B1 r% @* R8 |8 NS2        （                           48M  U  data、104M SDRAM A/Ctr、100M data、50M data） 顺时针                       
POWER                                    
BOT     （DCDC、LDO、滤波电容）  

不知这种布线是否安全，求推荐更好的叠层设计。
谢谢！
                                         

chen.che.ch.c.

RF信号参考第二层，根据阻抗算出来线宽会非常细。。。建议解决方案：RF线位置挖掉第二层的铜，将第三层铺上铜让其参考第三层的铜，既能满足阻抗也会让线宽宽一些

layout小二

参考地可以共用一个问题不大。SDRAM部分6层也能满足,关键是RF部分占了板子的多大面积。RF部分可以参考第2层。不是高频基本问题不大。高频尽量短也可以。电源部分以走线为主。满足电源要求即可，其余部分铺满地较好。至于SDRM有一个相邻参考地即可仅个人经验仅供参考

980155498cai

首先的看你的需求，第一就是是否控制阻抗，第二就是你的电源是否很多，如果很多那么就会大面积的跨分割，第三如果控制阻抗，板厚是否满足做6层板，如果板厚太厚会有加层的，比如假八层和真八层的价格是一样的，做假层还不如做真层呢，这样信号质量更高

why_not

第一：板厚是否是1.2mm以下？
第二.：两个内层走线是否有阻抗匹配的要求？
2 O- \. P4 `' Q如果以上两个条件均满足的话建议更改为八层板的叠层结构，不然在制板时候制版厂会按照假八层做，但是假八层的价格要比真六层贵。
! M( X6 B4 s" k( `5 T

孟菲

建议把S2改成GND，所有的高速线走S1层

shipaopao

why_not 发表于 2016-7-5 13:32
% J  `- V2 b5 U' D第一：板厚是否是1.2mm以下？
% U0 n5 k3 A: p& p8 `第二.：两个内层走线是否有阻抗匹配的要求？
如果以上两个条件均满足的话建 ...

板厚1.6mm
内层走线需要阻抗控制50欧姆

shipaopao

孟菲 发表于 2016-7-5 14:01
+ j9 f1 N! y: v, h* z  a' s9 C建议把S2改成GND，所有的高速线走S1层

9 J( p' H! e& J1 o2 t兼容设计比较多，BGA下基本全部散出，一层走出实现不了

chen.che.ch.c.

S2层参考power层可能会因为电源分割导致跨参考面，导致阻抗突变，建议走8层  推荐叠层：SPSPSSPS

chen.che.ch.c.

会使RF信号损耗小一些

980155498cai

首先的看你的需求，第一就是是否控制阻抗，第二就是你的电源是否很多，如果很多那么就会大面积的跨分割，第三如果控制阻抗，板厚是否满足做6层板，如果板厚太厚会有加层的，比如假八层和真八层的价格是一样的，做假层还不如做真层呢，这样信号质量更高

zhm

从LZ提供的反馈来看，至少有RF、数字、模拟地3个了。RF需要考虑隔层参考，也就是第2层需要掏空部分。6层板做来下，几乎没有考虑SI的可能了。大量的信号质量将不是非常好

michaell

这个叠层也是可以的，注意走线与电源和gnd平面的处理。

cjz351421568

:lol

li262925

六层板  这样貌似是最理想的叠构了  利用率最高价格较低    需要注意特殊信号线的处理