求助，原理图位号重排之后更新网表到pcb就乱了

fh3953

longzhiming99 发表于 2016-3-6 09:12
1 R$ _0 R- D; S8 m# _4 a' k8 Z4 Q很多人遇到过，但次数不多，始终不知其原因所在，原因是PCB上有fix属性的东西，任何东西！有了fix就会更 ...

  Y$ b" {  r& c0 V' ]3 E/ W多谢提醒，不过我好想没有fix的器件啊。。。明天上班再确认下
8 t4 P6 H6 w; f- f: [2 \0 j

fh3953

partime 发表于 2016-3-6 15:02
用原来的brd文件反标到HDL里面去，然后，让DE在这个基础上做原理图。不是你麻烦，就是他麻烦

6 d* v/ a5 Y7 z$ Y7 O5 s! J然而并没有你和他，只有一个我....
# s) X. A2 A5 d- }1 N7 _小公司的硬件就是全包啊全包。
8 o2 s& D, E: e" v8 s+ V还有就是我在brd里面重排位号，位号的前缀都会变掉，电阻都变成U了，这个怎么解决？是不是得在器件封装里面改？

TCCZY

变了是正常的，位号变了，导致网络也跟着变，一般改版修改原理图，我们都是建议客户，在原来的原理图上手动添加位号，不然以前的板子基本上都是不能用！

longzhiming99

fh3953 发表于 2016-3-6 19:07
多谢提醒，不过我好想没有fix的器件啊。。。明天上班再确认下

. `; R% m. M( H! g1 Y! o$ @/ z$ Z包括走线也不能fix，我是在17.0版本上验证的。以前用16.5也遇到过。
* M. \/ Y9 w, b# z' ]+ }3 M

fh3953

longzhiming99 发表于 2016-3-7 09:19
3 p# M- G" r. `& K' F5 B包括走线也不能fix，我是在17.0版本上验证的。以前用16.5也遇到过。

* m8 V5 d! K, M( B  a" K9 p5 l我今天看了，不是这个问题，这个板子没有结构要求，我没有fix任何东西

lxh19861215

在PCB里面重标，然后反标到原理图中。参考附件反标的文档. allegro重新编号，反注到原理图枫亭阁新浪博客.pdf (763.03 KB, 下载次数: 44)

2016-3-7 11:20 上传

点击文件名下载附件
下载积分: 威望 -5

fh3953

lxh19861215 发表于 2016-3-7 11:20
在PCB里面重标，然后反标到原理图中。参考附件反标的文档.

多谢！之前没勾preserve currente prefixs，所以重排一直有问题。现在重排可以了，但是回注的时候提示Unable to read physical netlist data.
求解，这个怎么破？
9 U( y4 J& G: [, r# R/ b
5 j/ y+ U/ z9 P2 H# h! `0 r下面是log，能否帮忙看看，谢谢！
+ R+ Q5 R, S0 j3 Q3 Q
Spawning... "E:\Cadence\SPB_16.6\tools\capture\pstswp.exe" -swp -d "D:\SPB_DATA\6735\YYW-M-6735-DEV-10-20160306.DSN" -n "D:\SPB_DATA\6735\ALLEGRO" -s "D:\SPB_Data\6735\rename.swp" -c "e:\Cadence\SPB_16.6\tools/capture/allegro.cfg"  -hpath "HPathForCollision" -backwd
unzip:  cannot find either feedbackview.cdsz or feedbackview.cdsz.zip.
. M1 b6 L4 S! V, @5 h- \INFO(ORCAP-36108): Starting the Swp file dumping process ...
* ^0 n5 i+ g0 A9 PLoading netlist files ...
Loading... D:\SPB_DATA\6735\ALLEGRO/pstchip.dat
! s; @( |8 v) P% M. W  f
0 M  `2 ^! W# ~3 d/ c5 W" pLoading... D:\SPB_DATA\6735\ALLEGRO/pstxprt.dat
+ L, V) M6 q+ [7 Z! Z% d2 C2 O
Loading... D:\SPB_DATA\6735\ALLEGRO/pstxnet.dat
packaging the design view...Loading physical design view ...Loading... D:\SPB_DATA\6735\ALLEGRO/funcview.dat
8 U: }6 f" @8 B4 N. W) T9 u( N0 }#549 ERROR(SPCODD-549): No physical part found for COMP_DEVICE_TYPE=PJ-393_PJ-393_PJ-393, regenerate the netlist to sync with Allegro board.
  t( o& E& C5 N. i6 R9 C              ERROR(SPCODD-516): Line Number: 178
! E$ i( ]# p1 B& f, `/ G* @+ F# q#1 ERROR(ORCAP-36027): Unable to read physical netlist data.
#2 ERROR(ORCAP-36025): Aborting Swap file creation... Please correct the above errors and retry.

3 {5 j& i, a0 m' ?! y, Z! HExiting... "E:\Cadence\SPB_16.6\tools\capture\pstswp.exe" -swp -d "D:\SPB_DATA\6735\YYW-M-6735-DEV-10-20160306.DSN" -n "D:\SPB_DATA\6735\ALLEGRO" -s "D:\SPB_Data\6735\rename.swp" -c "e:\Cadence\SPB_16.6\tools/capture/allegro.cfg"  -hpath "HPathForCollision" -backwd
. l3 c7 |2 p. _3 m& Q* C+ fINFO(ORCAP-32005): *** Done ***


' O; d/ a6 e6 K+ {8 l
* C0 b# f; N* V5 t; r) _

fh3953

fh3953 发表于 2016-3-7 14:31
多谢！之前没勾preserve currente prefixs，所以重排一直有问题。现在重排可以了，但是回注的时候提示Una ...

搞定了，出这错误是因为重排后的pcb没保存，现在可以了。
, y0 B3 k+ K0 K2 _# d. `4 Z
感谢楼上大大们的回复
* J9 t1 J0 e( X0 C) t+ p  r! v

lzh4774

我也想知道，怎么解决这个问题！

fh3953

lzh4774 发表于 2016-3-10 11:57
我也想知道，怎么解决这个问题！

现在看来是软件固有的问题，只能在pcb重排并回注了

frankyon

试试把原来的PCB位号锁定~

lzh4774

只能回住了

youngboy66

fh3953 发表于 2016-3-6 19:11
然而并没有你和他，只有一个我....
小公司的硬件就是全包啊全包。
还有就是我在brd里面重排位号，位号 ...

, }) o% s6 V% a* u3 j2 q同求，我也遇到同样的问题