PCB edit 中修改及添加Net的方法

qqtolm · 发表于 2015-9-28 17:06

您需要登录才可以下载或查看，没有帐号？注册

x

环境：
      1、cadence 16.6 x86;
方法步骤：
      1）1.设置。setup/User preferences editor
      将默认的保护开关打开，如下图所示：

      可以通过搜索功能找到“logid_edit_enabled”
2)  运行修改网络Logic/Net Logic命令,可操作项目如下图所示

在此窗口当中，可以发现可以对net进行产生，重命名，删除；

阿斯兰 · 发表于 2015-9-28 17:33

这样更改完后，原理图会有什么变化吗

chrysalis · 发表于 2015-9-28 20:04

阿斯兰发表于 2015-9-28 17:33. V2 G* a! B$ C
这样更改完后，原理图会有什么变化吗

对原理图没有影响，但是改变了PCB文件的网表。
在原理图和PCB分别由不同的人设计的时候，这种做法不提倡的。

qqtolm · 发表于 2015-9-29 08:32

我主要用在下面的情况：
1、NC 引脚，但是在原理图中没有，但是在PCB中有。画PCB时又想把这些引脚又想接地，不知道在原理图中不修改PART的情况下，怎么修改？所以就想了这么一招；

当然建议最好不要这么做。

chrysalis · 发表于 2015-9-29 09:15

qqtolm 发表于 2015-9-29 08:32* X0 |5 f1 \5 x: R/ M6 F, i
我主要用在下面的情况：
$ o* k! y# }4 b* d; y% i$ x5 g& r 1、NC 引脚，但是在原理图中没有，但是在PCB中有。画PCB时又想把这些引脚又想接 ...

引脚不对应的话，网表怎么导入的？

qqtolm · 发表于 2015-9-29 10:30

chrysalis 发表于 2015-9-29 09:15
- o/ A- G; k" `引脚不对应的话，网表怎么导入的？

方法是原理图中选中PART,打开属性页。
增加NC名称，将对应的空引脚写入即可。

我现在的问题是不知道如何将这个NC引脚接地。

chrysalis · 发表于 2015-9-29 10:58

qqtolm 发表于 2015-9-29 10:30
H. l* V# c* x6 C7 c方法是原理图中选中PART,打开属性页。
/ h) h1 |1 Z, A* V增加NC名称，将对应的空引脚写入即可。

看来是原理图规范不一样，我见过的原理图的part没有NC属性，NC pin都是给了个Place no connect

qqtolm · 发表于 2015-9-30 08:43

chrysalis 发表于 2015-9-29 10:58 t0 E) N: L; H5 R2 W7 K& I4 e
看来是原理图规范不一样，我见过的原理图的part没有NC属性，NC pin都是给了个Place no connect

NC 属性是可以自己添加的。你可以在帮助中了解一下

chrysalis · 发表于 2015-9-30 09:27

qqtolm 发表于 2015-9-30 08:439 h, C' k& D& l6 j2 b
NC 属性是可以自己添加的。你可以在帮助中了解一下

我知道可以自己添加，但是我见到的原理图都没有添加这个属性。
添加了NC的pin和直接连到place no connect（在原理图上就是连上了一个×）有什么区别吗？

carol8688 · 发表于 2015-9-30 09:31

學習了

xxelement · 发表于 2015-9-30 10:28

学习了

qqtolm · 发表于 2015-9-30 12:18

chrysalis 发表于 2015-9-30 09:27, Y- d: j1 k3 K9 Z
我知道可以自己添加，但是我见到的原理图都没有添加这个属性。
8 g: \" `# m7 l9 U( ^5 z添加了NC的pin和直接连到place no connec ...

不是一会事。使用NC引脚是因为原理图和PCB封装不对应：PCB中有多余的引脚后原理图中没有；

FelixPan · 发表于 2015-10-6 11:25

学习了

martin221 · 发表于 2015-10-9 08:46

学习了。

帐号		自动登录	找回密码
密码			注册

推荐内容 /1