PCB edit 中修改及添加Net的方法

qqtolm

环境：
        1、cadence 16.6 x86;
方法步骤：
4 Z9 O2 U+ D3 k& I        1）1.设置。setup/User preferences editor
+ H! n2 d6 e: y& u5 M        将默认的保护开关打开，如下图所示：
        
        可以通过搜索功能找到“logid_edit_enabled”
2)  运行修改网络Logic/Net Logic命令,可操作项目如下图所示
      
     在此窗口当中，可以发现可以对net进行产生，重命名，删除；


/ Y4 Q9 j: R6 ^6 C
$ v2 ^" Q! p, g" K7 p6 z

阿斯兰

这样更改完后，原理图会有什么变化吗

chrysalis

阿斯兰 发表于 2015-9-28 17:33
这样更改完后，原理图会有什么变化吗

对原理图没有影响，但是改变了PCB文件的网表。
在原理图和PCB分别由不同的人设计的时候，这种做法不提倡的。

qqtolm

我主要用在下面的情况：
1、NC 引脚，但是在原理图中没有，但是在PCB中有。画PCB时又想把这些引脚又想接地，不知道在原理图中不修改PART的情况下，怎么修改？所以就想了这么一招；

当然建议最好不要这么做。

chrysalis

qqtolm 发表于 2015-9-29 08:32
* G( |1 ]- `% D! f; T# E1 h" L我主要用在下面的情况：
- M$ W' g  P- V3 ^6 W1 ?  R 1、NC 引脚，但是在原理图中没有，但是在PCB中有。画PCB时又想把这些引脚又想接 ...

引脚不对应的话，网表怎么导入的？
& Z+ {- M, p- z: B, B; [- \

qqtolm

chrysalis 发表于 2015-9-29 09:15
- h% b) j0 ~" n$ |引脚不对应的话，网表怎么导入的？

方法是原理图中选中PART,打开属性页。
增加NC名称，将对应的空引脚写入即可。
' B, C) j& @6 N2 L' T" G. G7 Z. J
! ]+ {; K" A8 b8 k/ A. e9 A2 B
我现在的问题是不知道如何将这个NC引脚接地。
* _  u$ @$ g7 e2 a! F
! }( T! m. U* ^$ [

chrysalis

qqtolm 发表于 2015-9-29 10:30
方法是原理图中选中PART,打开属性页。
增加NC名称，将对应的空引脚写入即可。

$ }7 I3 Q+ h8 X9 T1 N* U. f看来是原理图规范不一样，我见过的原理图的part没有NC属性，NC pin都是给了个Place no connect
! e; i+ }6 X! ]/ ?9 j8 C$ w

qqtolm

chrysalis 发表于 2015-9-29 10:58
& v0 D8 q; B+ N看来是原理图规范不一样，我见过的原理图的part没有NC属性，NC pin都是给了个Place no connect

( [& s+ ^0 T+ k' x  eNC 属性是可以自己添加的。你可以在帮助中了解一下

chrysalis

qqtolm 发表于 2015-9-30 08:43
NC 属性是可以自己添加的。你可以在帮助中了解一下

& {' O7 O9 O" @; i: @  N+ j, _我知道可以自己添加，但是我见到的原理图都没有添加这个属性。
/ s' o4 O6 {% Y0 `. ?+ C添加了NC的pin和直接连到place no connect（在原理图上就是连上了一个×）有什么区别吗？

carol8688

學習了

xxelement

学习了

qqtolm

chrysalis 发表于 2015-9-30 09:27
* _% u2 Z; m5 N8 z( L我知道可以自己添加，但是我见到的原理图都没有添加这个属性。
添加了NC的pin和直接连到place no connec ...

/ S2 q  ?5 B& d4 N. H0 ?0 Z不是一会事。使用NC引脚是因为原理图和PCB封装不对应：PCB中有多余的引脚后原理图中没有；

FelixPan

学习了

martin221

学习了。