找回密码
 注册
关于网站域名变更的通知
查看: 1808|回复: 25
打印 上一主题 下一主题

自己叠了个22层板 板厂说不合理 请高手指正

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2015-9-10 17:34 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
如图* ?! e# A# Y$ a4 u4 V

12345.png (22.24 KB, 下载次数: 2)

12345.png

该用户从未签到

推荐
 楼主| 发表于 2015-9-11 17:18 | 只看该作者
本帖最后由 65770096 于 2015-9-11 17:24 编辑
* f1 h3 o, O; L) N8 B+ s
cloudy19880824 发表于 2015-9-11 16:12" c/ I1 L+ ^4 @
恩,是的,即便用3.8的介电常数这个阻抗还是到不了90欧。6 B' O0 v2 Z- A
当然了,如果只有G02作为参考曾,G04不作为参 ...
) O) o9 X1 @8 p+ F6 G+ `
只参考g02不参考g04有100欧姆这个是理论值吗?只是计算的时候选择不同的模型?' N  G: Y8 T  @# S: R
例如下图这种?能不能把你计算的模型和数值截图看看,只参考g02的和两面都参考的这两种的。
+ a  X7 l2 E. b9 y# T板子上实际的情况哪条线的阻抗是多少不应该是一个固定的值吗?信号线不是和他的上下面都会有关系的吗?
  q. n# Z, l' ~
, N, k( y, u- h9 n9 c2 ], G
+ b- e5 f' l! s. q/ z

2.png (2.23 KB, 下载次数: 0)

2.png

该用户从未签到

推荐
 楼主| 发表于 2015-9-10 18:08 | 只看该作者
本帖最后由 65770096 于 2015-9-10 18:10 编辑
) t' b9 J# S$ t- P- U1 e- ~
ibe3250 发表于 2015-9-10 18:040 ~1 s; W& z6 C4 @% Z# Y
叠层没问题,是不是加工厂没有22层的叠加或阻抗的控制能力.LZ曝料下

- `  L: U! j. V7 j+ D是不是我的top和g02 g02和g03之间都用的pp的问题?应该是top和g02之间pp然后依次是core-pp-core这样下去  到最后g21和bottom之间用pp?
. `6 }. Z$ ?' ?* G3 X( Z一般的常规板子的压合是不是应该只有top bottom用pp  中间的都是core-pp-core这样的?例如上面的22层的 对称的板子  中间两层电源' L4 m, `7 c8 M) e% _: e; N) ^2 D

0 f  \1 @* p7 Z. Z  C# h. v

该用户从未签到

推荐
发表于 2015-9-14 12:39 | 只看该作者
65770096 发表于 2015-9-14 10:446 Y/ M0 m- v( S
第一张图第二张图的区别在哪  不是都参考的下面的平面吗?而且上面都没东西啊,我之前问过有人说是走线梯 ...
& }/ @& p1 s- v; y, |
对的,两个图的区别就是一个是参考G02,一个参考G04,因为铜箔是附着在core上的,腐蚀的时候从上向下,所以肯定是宽的一面是core,由于SI9000都把参考层放在了下面,只是通过梯形的方向来区分就好6 B) f+ ^# S7 M& v

该用户从未签到

5#
发表于 2015-9-10 17:43 | 只看该作者
不合理能具体点吗?过于笼统不好分析 + f( m; s4 i: u" Q3 b+ V

该用户从未签到

6#
 楼主| 发表于 2015-9-10 17:47 | 只看该作者
就说不合理,我也搞不清楚。22层 2.2mm厚的板子  叠层顺序就是上面的那样,你能看出来哪不好吗?

该用户从未签到

7#
发表于 2015-9-10 22:10 | 只看该作者
走线太细,间距太开,差分线都快赶上单端了

该用户从未签到

8#
发表于 2015-9-11 00:03 | 只看该作者
确实有一些不符合常规。如果不是HDI板的话,一般G02到S03使用的是core,这样比较方便些。至于其他的应该问题都不大。另外有可能是楼上讲的,你问的板厂做不了这个板子

该用户从未签到

9#
 楼主| 发表于 2015-9-11 09:33 | 只看该作者
True 发表于 2015-9-10 22:10! z3 k* E0 }3 m
走线太细,间距太开,差分线都快赶上单端了
0 e. }# `  O9 t' ~9 q' L
那判定差分还是单端是不是应该有个标准,比如间距大于多少,或线宽的范围?
2 i! t; o! C7 }$ g( ~  n8 G8 R

该用户从未签到

10#
 楼主| 发表于 2015-9-11 09:34 | 只看该作者
菩提老树 发表于 2015-9-11 00:034 B8 A+ j+ Z1 c
确实有一些不符合常规。如果不是HDI板的话,一般G02到S03使用的是core,这样比较方便些。至于其他的应该问 ...
  t; f: [3 u& i' j8 ?: z5 j
常规的做法是不是top bot用的是pp  其他都是core 然后用pp连在一起?2 m, O8 c6 t$ V8 I- V

该用户从未签到

11#
发表于 2015-9-11 11:23 | 只看该作者
65770096 发表于 2015-9-11 09:33. R5 l4 f  K# ~" d% P/ T8 `. b
那判定差分还是单端是不是应该有个标准,比如间距大于多少,或线宽的范围?

5 \/ Z$ u' r+ v! r3 h; x间距大,差分线的耦合很弱了,线宽这么细,阻抗会差得很。 线宽这么细,损耗也非常大。标准倒没有看到, 还有  PP在上下层,还要买铜泊。

该用户从未签到

12#
发表于 2015-9-11 12:48 | 只看该作者
65770096 发表于 2015-9-11 09:344 }: M: E: H- n- ]; e
常规的做法是不是top bot用的是pp  其他都是core 然后用pp连在一起?

. m$ ?9 ~3 Y9 J3 z: a; I0 c没错,确实如你所说,但是你现在的却不是那样的

该用户从未签到

13#
 楼主| 发表于 2015-9-11 13:00 | 只看该作者
菩提老树 发表于 2015-9-11 12:48
4 S9 t* r; @8 \( V$ E没错,确实如你所说,但是你现在的却不是那样的

/ [; O/ w" i# T# b" U非常感谢!
$ |0 l6 I* G9 s9 k

该用户从未签到

14#
发表于 2015-9-11 15:01 | 只看该作者
确实感觉这个线宽和线距,在当前的叠层下无法达到100欧的阻抗,大概也就80欧左右吧

该用户从未签到

15#
 楼主| 发表于 2015-9-11 15:59 | 只看该作者
cloudy19880824 发表于 2015-9-11 15:01& G/ |: L4 z3 @- m# I8 V# X
确实感觉这个线宽和线距,在当前的叠层下无法达到100欧的阻抗,大概也就80欧左右吧

" K# T& M( d" }3 Q2 a! D你们都是polar算的吗?% f/ m6 d- H8 K7 U5 i' ]# x

该用户从未签到

16#
发表于 2015-9-11 16:12 | 只看该作者
65770096 发表于 2015-9-11 15:59
3 F- }+ N2 ]2 Z6 e( l- ?  C6 j4 V( |你们都是polar算的吗?

$ L3 {6 z3 Z6 g7 x* }4 s恩,是的,即便用3.8的介电常数这个阻抗还是到不了90欧。- \8 H) ^+ t) z
当然了,如果只有G02作为参考曾,G04不作为参考的话倒是有可能达到100欧左右
3 X, ?$ z. D6 t8 L/ p1 k! Y
' X: G, `! S4 k/ H  j2 |: W1 @# b5 h( g
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-20 09:29 , Processed in 0.093750 second(s), 31 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表