找回密码
 注册
关于网站域名变更的通知
查看: 1896|回复: 25
打印 上一主题 下一主题

自己叠了个22层板 板厂说不合理 请高手指正

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2015-9-10 17:34 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
如图
/ M& I% E% p- Z: [( B8 J$ K7 l

12345.png (22.24 KB, 下载次数: 4)

12345.png

该用户从未签到

推荐
 楼主| 发表于 2015-9-11 17:18 | 只看该作者
本帖最后由 65770096 于 2015-9-11 17:24 编辑
1 W& y. Y$ k: U: ]/ A0 I( D& r& `9 v
cloudy19880824 发表于 2015-9-11 16:12- B/ I7 T; F  p6 U  G: R' C
恩,是的,即便用3.8的介电常数这个阻抗还是到不了90欧。1 ?7 U; ]/ n# }) ^
当然了,如果只有G02作为参考曾,G04不作为参 ...

' a3 G! l2 L2 g9 D. C2 p. N3 L; ~只参考g02不参考g04有100欧姆这个是理论值吗?只是计算的时候选择不同的模型?
9 u6 w% w! v4 N9 Z0 r+ V例如下图这种?能不能把你计算的模型和数值截图看看,只参考g02的和两面都参考的这两种的。
. J+ B0 U+ k/ ]# {+ y板子上实际的情况哪条线的阻抗是多少不应该是一个固定的值吗?信号线不是和他的上下面都会有关系的吗?
4 x& `. v2 s4 ]0 P8 z
8 h% W% [/ T& `( A# |# d3 o1 U# T" d* w% `7 Q4 U& u' M7 X

2.png (2.23 KB, 下载次数: 4)

2.png

该用户从未签到

推荐
 楼主| 发表于 2015-9-10 18:08 | 只看该作者
本帖最后由 65770096 于 2015-9-10 18:10 编辑
5 H1 Y  a( f$ E8 T5 Z0 ]7 l9 K: H
ibe3250 发表于 2015-9-10 18:04
3 b! Z4 L/ J' P  T* {叠层没问题,是不是加工厂没有22层的叠加或阻抗的控制能力.LZ曝料下

* T( e5 P' M6 J  f2 |是不是我的top和g02 g02和g03之间都用的pp的问题?应该是top和g02之间pp然后依次是core-pp-core这样下去  到最后g21和bottom之间用pp?1 |! m( J& W; Y# R; \* X  f! P
一般的常规板子的压合是不是应该只有top bottom用pp  中间的都是core-pp-core这样的?例如上面的22层的 对称的板子  中间两层电源1 O# L+ {9 y. ]( h( u% E

/ G7 \+ `+ }, G

该用户从未签到

推荐
发表于 2015-9-14 12:39 | 只看该作者
65770096 发表于 2015-9-14 10:447 O$ g5 S$ v- x+ y9 S3 D' o3 X- a
第一张图第二张图的区别在哪  不是都参考的下面的平面吗?而且上面都没东西啊,我之前问过有人说是走线梯 ...
* Q, J0 G2 T% E/ F7 a
对的,两个图的区别就是一个是参考G02,一个参考G04,因为铜箔是附着在core上的,腐蚀的时候从上向下,所以肯定是宽的一面是core,由于SI9000都把参考层放在了下面,只是通过梯形的方向来区分就好
+ q  t0 X* v  J+ {

该用户从未签到

5#
发表于 2015-9-10 17:43 | 只看该作者
不合理能具体点吗?过于笼统不好分析
# B0 g- I% K! J" g

该用户从未签到

6#
 楼主| 发表于 2015-9-10 17:47 | 只看该作者
就说不合理,我也搞不清楚。22层 2.2mm厚的板子  叠层顺序就是上面的那样,你能看出来哪不好吗?

该用户从未签到

7#
发表于 2015-9-10 22:10 | 只看该作者
走线太细,间距太开,差分线都快赶上单端了

该用户从未签到

8#
发表于 2015-9-11 00:03 | 只看该作者
确实有一些不符合常规。如果不是HDI板的话,一般G02到S03使用的是core,这样比较方便些。至于其他的应该问题都不大。另外有可能是楼上讲的,你问的板厂做不了这个板子

该用户从未签到

9#
 楼主| 发表于 2015-9-11 09:33 | 只看该作者
True 发表于 2015-9-10 22:10
) j' E) j& X! t8 k走线太细,间距太开,差分线都快赶上单端了
4 T/ S. |: |; T- ~: Q/ z
那判定差分还是单端是不是应该有个标准,比如间距大于多少,或线宽的范围?# f: k% K% ^  J

该用户从未签到

10#
 楼主| 发表于 2015-9-11 09:34 | 只看该作者
菩提老树 发表于 2015-9-11 00:03' w* I8 g5 `+ `7 t$ d4 _  h8 l7 u
确实有一些不符合常规。如果不是HDI板的话,一般G02到S03使用的是core,这样比较方便些。至于其他的应该问 ...

8 q5 J: T0 x! v# \: N常规的做法是不是top bot用的是pp  其他都是core 然后用pp连在一起?
& J; l6 |! \) o3 ]0 s

该用户从未签到

11#
发表于 2015-9-11 11:23 | 只看该作者
65770096 发表于 2015-9-11 09:33
7 a  r- D* D% m" H; k) a( u, @那判定差分还是单端是不是应该有个标准,比如间距大于多少,或线宽的范围?
. i4 p: g0 _* ~# ~6 m0 ?6 {7 k
间距大,差分线的耦合很弱了,线宽这么细,阻抗会差得很。 线宽这么细,损耗也非常大。标准倒没有看到, 还有  PP在上下层,还要买铜泊。

该用户从未签到

12#
发表于 2015-9-11 12:48 | 只看该作者
65770096 发表于 2015-9-11 09:34
" s! z( u8 b4 P& k$ \1 S7 b常规的做法是不是top bot用的是pp  其他都是core 然后用pp连在一起?

6 p& t! a9 t0 @: K没错,确实如你所说,但是你现在的却不是那样的

该用户从未签到

13#
 楼主| 发表于 2015-9-11 13:00 | 只看该作者
菩提老树 发表于 2015-9-11 12:48
" Y6 U/ k  `% \) X没错,确实如你所说,但是你现在的却不是那样的

  ^- K, {+ y  h# E, {, l非常感谢!
0 A0 a' ?/ {. l" ]

该用户从未签到

14#
发表于 2015-9-11 15:01 | 只看该作者
确实感觉这个线宽和线距,在当前的叠层下无法达到100欧的阻抗,大概也就80欧左右吧

该用户从未签到

15#
 楼主| 发表于 2015-9-11 15:59 | 只看该作者
cloudy19880824 发表于 2015-9-11 15:01
9 d8 l$ C2 z0 K5 i; P/ P1 f& ]确实感觉这个线宽和线距,在当前的叠层下无法达到100欧的阻抗,大概也就80欧左右吧

" X/ ^) O0 _* y; Y- x你们都是polar算的吗?9 z, T& y' \0 k  M: R: y# d

该用户从未签到

16#
发表于 2015-9-11 16:12 | 只看该作者
65770096 发表于 2015-9-11 15:59( `( X1 M) N( d" G. @1 \  w) D
你们都是polar算的吗?

$ G  l  [) V0 `1 L4 _) j9 k- W恩,是的,即便用3.8的介电常数这个阻抗还是到不了90欧。, v. c1 `3 r" Q
当然了,如果只有G02作为参考曾,G04不作为参考的话倒是有可能达到100欧左右
1 j* g* o. W; g7 G. H
1 `9 a. |0 m& ?! y$ v, \% Y
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-26 01:12 , Processed in 0.171875 second(s), 31 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表