|
|
本帖最后由 happymewnana 于 2011-7-14 14:44 编辑
5 w) W; l; L2 `9 I9 s5 k8 \7 H& \+ W3 O1 D! o2 d- p
jimmy,你好,我想请教一个问题,我在pads logic原理图里改了元件的封装想要同步更新到LAYOUT里,使用ECO TO PCB功能时,会出现“ECOGen failed”的提示,还有一个ECO comparison errors file -- C:\PADS Projects\Logic.log 的文件,
1 w3 `7 g s" I8 |: z0 D文件内容如下:
9 Y* k1 i4 Y% Q4 i, d! oPADS Layout ECO Generator (Version 6.4v) 2011-7-14 14:40:15$ p! O0 i6 K* z6 H! n
Copyright (c) 2003 - 2008 Mentor Graphics Corp. - All rights reserved
; N4 B+ I5 s& S# q0 `6 L. z0 DCommand line arguments: -e C:\PADS Projects\Logic.log -r p -a PART,NET -f -l PCB,NETCLASS,NET
7 L e; z* ^" FERROR: Wrong gate pin data at the line: USB-PORT SIP-4P UND 1 0 0 0 Y8 ~$ I4 N/ P" R0 T
ASCII reading (part types and decals) - 0 msec
$ A5 i: O z, ~ M7 g& ~1 b. p我想知道这是怎么回事,希望大师指点一下!谢啦! |
|