|
::
本帖最后由 jimmy 于 2010-9-29 16:48 编辑 4 M3 h5 r+ r! S, L1 ?) C! ?' ^
) N- e' h( |! s2 Y$ [: [ ojimmy:
# ?# z6 p/ F2 v: p2 F我从logic导入到layout的时候出现:Part Type 24FPC has 2 signal pins in the design and 0 signal pins in the Library., ~1 v6 ?$ T8 ]" S! }
Non matching Part Type 24FPC is used by the following parts:% k+ v. @+ L! L/ i. Y, K1 H
CN551./ b; x. A6 Q# U
Part Type SPHE8202T has 1 signal pins in the design and 0 signal pins in the Library., t: x, V' U; t
Non matching Part Type SPHE8202T is used by the 。
6 ^: \6 ^( `( D4 w% e: j2 F情况是这样的,排座的固定的大管教,我在原理图器件的时候没有画上,在属性的时候就添加两个信号管脚8 l( J p8 d2 E3 W$ }
是接地的,就匹配上了封装。这个时候就出现这样的提示了。需要怎么修改才不会呢?
8 |' j. G. S' r, m$ g
! N7 B/ V! `: M: Rjimmy:7 {8 k c9 @( T. u W, C* w9 C
2 x& M- |+ e. M7 J! D8 p. h& {9 P
创建logic封装时需加上这两个接地管脚。 |
|