DDR3基础及设计中的SI和时序问题

起风了～ · 发表于 2016-2-18 21:58

谢谢分享~

yiyuanqian · 发表于 2016-2-28 10:35

谢谢分享

yzg7236 · 发表于 2016-3-2 17:02

感谢2222

bashao · 发表于 2016-3-2 22:43

看看呢

Projectaker · 发表于 2016-3-15 11:40

楼主，能否在分享同时，把分享的内容给大家说稍微详细点的哦。以便目标性较强。理解~

龙凤呈祥 · 发表于 2016-3-17 08:17

Projectaker 发表于 2016-3-15 11:40
+ `6 S# o* \0 a& D+ X楼主，能否在分享同时，把分享的内容给大家说稍微详细点的哦。以便目标性较强。理解~

好建议

dyrsa · 发表于 2016-3-31 18:01

多谢

diandian08 · 发表于 2016-4-1 15:31

谢谢！

kljy911 · 发表于 2016-4-19 09:03

看看，感谢分享

sunny_yuer · 发表于 2016-4-27 09:26

下载了

cracker · 发表于 2016-5-19 22:55

正在頭痛DDR3走線的問題，謝謝大大的分享

cracker · 发表于 2016-5-19 22:55

正在頭痛DDR3走線的問題，謝謝大大的分享

liyong199012 · 发表于 2016-5-27 14:49

看看是啥内容谢谢

watermelon · 发表于 2016-5-28 21:06

支持依稀

bingshuihuo · 发表于 2016-5-31 08:09

多谢楼主分享。。。

帐号		自动登录	找回密码
密码			注册

[Cadence Sigrity] DDR3基础及设计中的SI和时序问题