找回密码
 注册
关于网站域名变更的通知
楼主: 龙凤呈祥
打印 上一主题 下一主题

[Cadence Sigrity] DDR3基础及设计中的SI和时序问题

    [复制链接]

该用户从未签到

31#
发表于 2016-5-31 19:54 | 只看该作者
谢谢分享资料

该用户从未签到

33#
发表于 2016-8-5 16:09 | 只看该作者
謝謝大大分享

点评

感谢支持  详情 回复 发表于 2016-8-11 09:54

该用户从未签到

34#
 楼主| 发表于 2016-8-11 09:54 | 只看该作者
曾瀚緯 发表于 2016-8-5 16:090 x) h) }; R/ l9 s8 p+ J
謝謝大大分享
& F2 ^% [7 \, T
感谢支持
2 _9 q5 \& r1 z% c: f( u

该用户从未签到

39#
发表于 2016-9-17 10:36 来自手机 | 只看该作者
感谢分享,谢谢!

该用户从未签到

40#
发表于 2016-11-30 17:00 | 只看该作者
Loss tangent

该用户从未签到

41#
发表于 2016-12-2 12:42 | 只看该作者
正需要,学习下
. D% ?$ e( ^; w; \

该用户从未签到

43#
发表于 2017-5-8 16:28 | 只看该作者
谢谢楼主分享~

该用户从未签到

44#
发表于 2017-5-17 23:01 | 只看该作者
定  最好能发DDR的时序仿真的例子

该用户从未签到

45#
发表于 2017-5-23 17:34 | 只看该作者
学习学习,谢谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-18 15:24 , Processed in 0.109375 second(s), 20 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表