TA的每日心情 | 奋斗 2023-7-12 15:27 |
---|
签到天数: 2 天 [LV.1]初来乍到
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
各位看官:
) ^+ m/ B1 W/ m, A; V0 [ 近日闲来无事,又做了一下三星S3C6410的设计,在DDR部分的硬件开发指南中有下面这么一段话:9 ?( ^" o e) _
数据信号包括DQ,DQM,DQS信号,共分了四个组。
- m. y2 N) @8 d" y同一小组的信号的长度匹配必须在1.5mm(约60mil)以内,并且尽量在一个信号层内走线,如果同一组的信号在不同的信号层内走线,必须进行PCB的层的阻抗匹配。
& t u* E7 Q8 {7 e& @* q9 H8 N7 S3 f3 B R6 n; {
数据信号 | MASK信号 | CLOCK | DQ[7:0] | DQM0 | DQS0 | DQ[15:8] | DQM1 | DQS1 | DQ[16:23] | DQM2 | DQS2 | DQ[24:32] | DQM3 | DQS3 |
" v6 {" n; s: z9 F" V1 F1 n" v( A因为是新手,所以产生了一些疑问: F# B! ~! w: h- m1 M" f" \+ K
1、按照上面的说法,我是不是可以理解:只要满足 “同组信号同层走线” 和 “等长控制60mil” 这两个条件,那么我就可以不做阻抗控制?
J5 W7 p+ D. _. H2 C6 y' A. u2、DDR的阻抗通常我们可以看到两种:单线 50 Ohm 和 差分 100 Ohm。但是因为6410的pin间距只有0.5mm,即使封装中pad的值只做到0.2mm,那么出线宽度最大基本上也只能做到4mil而已,再加上板厚控制在1.2mm以内,这样一来,很难控制上诉阻抗。那么:
" r8 h5 I) E& p: O; M9 O& R) XA、对于实在无法满足单线 50 Ohm 和 差分 100 Ohm的地方,阻抗是否可以做调整,比如调整到单线 60 Ohm 和 差分 120 Ohm?6 @3 F" q& L9 |# Y6 O& n( Y
B、阻抗值是通过什么确定的?& N8 z$ j, x+ s6 ?/ u2 d
5 F, Y5 v# m7 @8 O跪求解惑!!!: `* J7 J6 g9 _; A
|
|