allegro 16.6 导入网表,PSM/PAD/DRA文件齐全，仍然提示一下错误

fangxiaoyan

! p4 a9 i5 v: G, t8 N
如题，allegro  16.6 导入网表出错，调用别人的封装，错误信息如图1.

  提示封装的引脚缺失，共有10个元件的封装

9 |4 z/ U% r! P! e打开其中一个DRA文件，发现缺少引脚，如图2所示


- X- n" K$ ~: d" L' e这个封装文件在别人的电脑上可用，不缺引脚，而且PSM/PAD/DRA文件齐全，为啥调用过来出现这种错误？


% {$ n8 Q( ^$ h1 G请问除了重画封装，补上引脚，有没有其他方法？
* K9 ?( W0 k- n! @' S3 h

fangxiaoyan

dzkcool 发表于 2015-4-17 09:26
dra文件里面要有焊盘才行。
& I/ H( h% x  J4 E你从别人的板子上导出封装之前，把封装库路径(尤其是PadPath)设置到板子所在目 ...

" y5 H8 P6 `5 H- z0 K导出封装成功，可以看到FPC_10_0_5M  正常 ，图1.
! Q* R; [0 w# [& @! y
: t- T- |/ L+ J$ M3 ~% D回看原理图这个元件，图2，图1和图2引脚一致，


3 @$ ~3 B# y) C: s3 o但导入网表时提示[size=14.3999996185303px]FPC_10_0_5M[size=14.3999996185303px] 缺少引脚，图3
! W- ]' d$ S% q" Z/ {9 p[size=14.3999996185303px]
: M/ \) X) s) N; g
$ A3 S- e' a/ L! Y% l0 w[size=14.3999996185303px]

[size=14.3999996185303px]编辑原理图的这个元件，并没有看'UART'脚。

; ?' L# c; O" }- b9 J. N/ X$ e
封装重画，原理图这个元件重画，仍然有这个错误。

0 G7 F5 H% @0 Q2 }
6 O2 J% A4 W9 r% P- i求教！

fangxiaoyan

dzkcool 发表于 2015-4-21 13:05
/ G* h/ f1 F( w; Z我没做任何改动，只是导入了一下网表，没发现什么问题。

8 e: u# J/ P( p( J. e我这边生成网表无错，导入的时候提示上述ERROR 。以OTHER的方式导入，ERROR中涉及的3个PART不能放置到板框内，其他的元件可以放置。
1 V0 s; p& f, P' Z5 s$ Y) b) S& r
跟生产网表/导入网表的设置有关么？

dzkcool

fangxiaoyan 发表于 2015-4-22 09:43
现在是不是可以一个个排除   1.生成网表时的选项有关  2电脑的环境。pads 与allegro 可以共存啊。奇怪了 ...

9 y5 H7 d0 i, {# f- F' b估计跟1、2有关。
: f* m5 W* {9 ^0 G4 R; f! D5 r0 {实在看不下去了，大哥，你才是楼主，不要老是称呼我是楼主

! W. n4 Y/ ]7 q

fangxiaoyan

没人知道么，还是问题太幼稚了？

dzkcool

dra文件里面要有焊盘才行。
你从别人的板子上导出封装之前，把封装库路径(尤其是PadPath)设置到板子所在目录下，然后再导出封装。

fangxiaoyan

dzkcool 发表于 2015-4-17 09:26
, O7 Y: U0 ^" u. R) X7 i& p- ^* D% H1 j6 pdra文件里面要有焊盘才行。
你从别人的板子上导出封装之前，把封装库路径(尤其是PadPath)设置到板子所在目 ...

1 [4 e0 }- g3 U同事直接发的封装文件。现在打算重新从同事的板子导出，再试下。
- c; n9 s, Y9 {9 ~% S4 U9 L! `) G" R' V

dzkcool

原理图上有其他元件用到FPC_10_0_5M这个封装吗？每个都要看下。
3 E- L2 m5 |: r% f/ q如果没问题，把原理图和封装放上来看看吧。

fangxiaoyan

dzkcool 发表于 2015-4-21 08:26
3 B( n( F- |2 H3 i. e原理图上有其他元件用到FPC_10_0_5M这个封装吗？每个都要看下。
如果没问题，把原理图和封装放上来看看吧 ...

) a9 o$ \. y& |& ], h检查完毕，没有其他元件用到这个封装

dzkcool

fangxiaoyan 发表于 2015-4-21 10:15
检查完毕，没有其他元件用到这个封装

我没做任何改动，只是导入了一下网表，没发现什么问题。
6 W6 k, b3 ]' J4 I, C FT232-eda365.rar (43.18 KB, 下载次数: 2)

2015-4-21 13:04 上传

点击文件名下载附件
) d+ v  g% Q. ^+ v" Q5 \2 Q  Q& ~

dzkcool

fangxiaoyan 发表于 2015-4-21 17:32
我这边生成网表无错，导入的时候提示上述ERROR 。以OTHER的方式导入，ERROR中涉及的3个PART不能放置到板 ...

5 R) @  x7 t  p我直接用第一方导入，没任何问题。
# Z4 ?) P* ], g" P4 H1 N

fangxiaoyan

dzkcool 发表于 2015-4-21 17:53
* B! @9 k- H! i3 h: ^我直接用第一方导入，没任何问题。

" P. f6 I. N9 N  }3 f3 p那找不出问题的原因了。

dzkcool

fangxiaoyan 发表于 2015-4-21 19:06
: r% ]$ O6 @. a  N0 x1 u, x4 \那找不出问题的原因了。

! F8 f( t: }: d. D' T你在我导入的PCB上再重新导入一下网表呢？
8 E4 m2 M2 ~) l9 C4 R! ]

fangxiaoyan

dzkcool 发表于 2015-4-21 19:08
9 g1 w' I+ D) ~  r5 F) |& ~你在我导入的PCB上再重新导入一下网表呢？

! |2 E; I& C& j" N2 p' W1 \需要先导出网表，再重新导入网表？

dzkcool

fangxiaoyan 发表于 2015-4-21 19:15
* y! a& I; i7 m& W6 g. g( Q需要先导出网表，再重新导入网表？

先从你的原理图中导出网表，再用我的brd导入网表。
+ Y$ N/ |5 ?1 L

fangxiaoyan

dzkcool 发表于 2015-4-21 19:08
你在我导入的PCB上再重新导入一下网表呢？

: k1 J( n3 G% H4 f& P' D9 G7 o5 O- ~导入的选项如图1，
6 v3 N) O: p& E0 B: A$ ^
导入报错如图2，