allegro 16.6 导入网表,PSM/PAD/DRA文件齐全，仍然提示一下错误

fangxiaoyan

7 [  c" q& V/ }7 Y' s6 Y' L. N: n
如题，allegro  16.6 导入网表出错，调用别人的封装，错误信息如图1.

: Z! `! a- I1 y  t  提示封装的引脚缺失，共有10个元件的封装
* B$ S, F7 u5 a! [
打开其中一个DRA文件，发现缺少引脚，如图2所示


. p! |; X9 \' k4 |9 h这个封装文件在别人的电脑上可用，不缺引脚，而且PSM/PAD/DRA文件齐全，为啥调用过来出现这种错误？


请问除了重画封装，补上引脚，有没有其他方法？

fangxiaoyan

dzkcool 发表于 2015-4-17 09:26
dra文件里面要有焊盘才行。
" Y7 K0 C6 h+ s' ?' y你从别人的板子上导出封装之前，把封装库路径(尤其是PadPath)设置到板子所在目 ...

导出封装成功，可以看到FPC_10_0_5M  正常 ，图1.

回看原理图这个元件，图2，图1和图2引脚一致，
& C5 {8 N, m' K: j. P5 b# H6 A
" E$ m  [$ q6 ]
. y  c4 O3 W- v+ X0 x但导入网表时提示[size=14.3999996185303px]FPC_10_0_5M[size=14.3999996185303px] 缺少引脚，图3
2 H  v! [4 ?3 ]+ h7 y5 q) {8 i[size=14.3999996185303px]
, b2 r& d- T$ ~4 {) ]# a6 ~
[size=14.3999996185303px]
9 X2 I7 h6 Q; s7 J( i
* p0 x' P: x! F3 i[size=14.3999996185303px]编辑原理图的这个元件，并没有看'UART'脚。


" d5 o  [7 D: O* T& W6 c封装重画，原理图这个元件重画，仍然有这个错误。


求教！
2 w+ f/ E8 l  X  C- g4 L

fangxiaoyan

dzkcool 发表于 2015-4-21 13:05
& f% F1 ^( o4 M4 c我没做任何改动，只是导入了一下网表，没发现什么问题。

我这边生成网表无错，导入的时候提示上述ERROR 。以OTHER的方式导入，ERROR中涉及的3个PART不能放置到板框内，其他的元件可以放置。
: ~( b' q: g0 Q  f: \) }
+ m. O6 Y" c. N& H: T* N6 ]. p6 t跟生产网表/导入网表的设置有关么？

dzkcool

fangxiaoyan 发表于 2015-4-22 09:43
现在是不是可以一个个排除   1.生成网表时的选项有关  2电脑的环境。pads 与allegro 可以共存啊。奇怪了 ...

. ~- |/ l. h! R( U7 [估计跟1、2有关。
实在看不下去了，大哥，你才是楼主，不要老是称呼我是楼主

fangxiaoyan

没人知道么，还是问题太幼稚了？

dzkcool

dra文件里面要有焊盘才行。
你从别人的板子上导出封装之前，把封装库路径(尤其是PadPath)设置到板子所在目录下，然后再导出封装。

fangxiaoyan

dzkcool 发表于 2015-4-17 09:26
dra文件里面要有焊盘才行。
你从别人的板子上导出封装之前，把封装库路径(尤其是PadPath)设置到板子所在目 ...

同事直接发的封装文件。现在打算重新从同事的板子导出，再试下。

dzkcool

原理图上有其他元件用到FPC_10_0_5M这个封装吗？每个都要看下。
如果没问题，把原理图和封装放上来看看吧。

fangxiaoyan

dzkcool 发表于 2015-4-21 08:26
- _+ ]- ?0 y9 z; @原理图上有其他元件用到FPC_10_0_5M这个封装吗？每个都要看下。
如果没问题，把原理图和封装放上来看看吧 ...

6 D/ n" c, L6 a) \检查完毕，没有其他元件用到这个封装

dzkcool

fangxiaoyan 发表于 2015-4-21 10:15
" u% \" O9 o1 B$ |" `检查完毕，没有其他元件用到这个封装

我没做任何改动，只是导入了一下网表，没发现什么问题。
FT232-eda365.rar (43.18 KB, 下载次数: 2)

2015-4-21 13:04 上传

点击文件名下载附件
下载积分: 威望 -5

dzkcool

fangxiaoyan 发表于 2015-4-21 17:32
我这边生成网表无错，导入的时候提示上述ERROR 。以OTHER的方式导入，ERROR中涉及的3个PART不能放置到板 ...

( F; i6 j, O2 z9 ?$ x3 ?3 R我直接用第一方导入，没任何问题。

fangxiaoyan

dzkcool 发表于 2015-4-21 17:53
8 u& K" ?/ a+ t! F! L我直接用第一方导入，没任何问题。

. _3 A! j' E! _那找不出问题的原因了。

dzkcool

fangxiaoyan 发表于 2015-4-21 19:06
: A1 k& a* {. g那找不出问题的原因了。

" n& C" C6 L" w$ T你在我导入的PCB上再重新导入一下网表呢？

fangxiaoyan

dzkcool 发表于 2015-4-21 19:08
你在我导入的PCB上再重新导入一下网表呢？

需要先导出网表，再重新导入网表？

dzkcool

fangxiaoyan 发表于 2015-4-21 19:15
需要先导出网表，再重新导入网表？

先从你的原理图中导出网表，再用我的brd导入网表。
. }2 f8 v6 e$ l* c; l

fangxiaoyan

dzkcool 发表于 2015-4-21 19:08
; w+ f* G. E) }- T4 Q0 `) u你在我导入的PCB上再重新导入一下网表呢？

导入的选项如图1，

导入报错如图2，
( }+ d) F. q- V+ r7 W6 s4 _