|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 w5555456 于 2014-8-2 22:32 编辑
! M: o! t3 H/ K x/ Z* [( q, p5 a) x2 {
描述：
: F; {/ u- K( G# Z 1、数据线和DQS均走在TOP和Mid1。长度误差150Mil。
& ?) A# B% l5 ]4 |0 ?9 q 2、地址和控制线走在TOP、Mid2、Bottom，拓扑结构为T形分支等长，CPU分别到两片DDR的长度误差300mil。
# ~2 t6 l" W/ L( p 3、时钟线从TOP换到Mid1，阻抗100欧。+ k( W, ^* t6 z. b& \ i/ ]4 B. O
4、DDR的1.8V走在了Mid2，VCC层主要铺3.3V（给Mid2层的信号提供返回路径）。" ~% E$ V# t1 B- j& q2 O; D
5、信号线宽4mil，间距3mil（BGA区域）/4mil（其他区域），BGA区域内的信号线都采用盲孔设计。- a! F7 R. p3 U6 X O- d# z% w( {: v
6、PCB中大部分无关的电路我都删了，CPU还有几个电源没有布，不过DDR相关的基本都弄完了。 C, L( m6 u# G5 ~# v
7、所用软件，altium Designer 10.0* r1 ~( v+ [" \" ^, U
: H) C2 k+ r- h* t9 S9 G8 C6 xPS:CPU的引脚间距是0.5mm的，过孔用的6/11.8mil，而且到焊盘的距离只有3mil，这样做出来板子焊接时是否会导致短路?有没有改善措施？
, R7 i. P& `& _, x1 I; P# X6 g* r- a0 z5 O7 S9 E5 `- B# ^
- B: A1 a% U7 F# F
热烈欢迎各路高手前来指导！谢谢！！！ |
|
/1 
发表于 2014-8-2 22:31
收藏
淘帖
支持！
反对！
楼主
