ARM+DDR六层PCB，附件是原图，请高手前来指点！！

w5555456

5 x3 B0 r& {( U. P# L7 v

kangguolong 发表于 2014-8-18 16:48
这个板子还有需要优化的地方，板子可以不用盲埋孔工艺，这样加工成本会成倍的增加，差分等长绕的有问题，需 ...

) `& \! ?, L1 U6 Q
0 r. X, @  C  o非常感谢这位兄台的点评！
3 T4 M  B8 {1 Y7 T/ U1、盲埋孔已经去掉了，直接6层的通孔，勉强画出来了，不过电源走的不大好（用盲孔的话总成本会增加大概60%的样子，而且制作难度大了很多）。
2、差分时钟线绕成了下图所示：
2 M9 H6 r5 S' F3 R4 ]' Z: |
7 z" _2 q2 Z* u$ a8 R4 M3、差分阻抗控制100欧左右，3.5/9.5mil。据我的了解，差分对紧密耦合是为了提高抗干扰能力，如果太过紧密，两根线之间的相互耦合会对信号边沿产生影响，所以选了这个间距。某些芯片厂商的Layout Guide也建议间距不要过小。
4、数据线我基本都走在了Midlayer1，我用的1W原则，3W空间不够。
. K; P5 r' W4 y: o6 i


7 U6 X: ?7 ]' E
& F0 p! J% s+ f) O: J8 I

zgq800712

w5555456 发表于 2014-8-18 21:24
一般的工艺就能做出来，6mil的孔是可以用激光打的。
# p3 g5 v3 E4 c+ l2 b今天刚投的板，大概240*180的板子，六层，打样3000 ...

, q# r1 Q4 v0 D/ \  y用不到啊，哈。
# U: o( j% ?, p% z3 f* d, l) R6 J最多也就1mm pitch的BGA 这个就普通了。
9 W! C$ ]% H' j6 D" I# g这板子打样真贵。

yangwawa

打样的确有点贵  

w5555456

zgq800712 发表于 2014-8-19 00:51
用不到啊，哈。
: H, M$ S3 q4 e8 l最多也就1mm pitch的BGA 这个就普通了。
这板子打样真贵。

, R  r( B1 E, v' I9 v呃，，，这板子做的时候除了沉金貌似没多加其他的费用，板子太大，单价就180~

w5555456

yangwawa 发表于 2014-8-19 17:18
' t% K5 q8 E8 m, K; L2 T打样的确有点贵

o ,,,不过这板子在兴森快捷估计得5K+.....

小东_同学

不是没有东西，我刚打开也是什么也没有，我还说又一个骗子，各种缩放，终于看到了一个小小的红点，放大一看才看到，真费劲

小东_同学

x:-28
y:-28

w5555456

小东_同学 发表于 2014-8-20 21:16
不是没有东西，我刚打开也是什么也没有，我还说又一个骗子，各种缩放，终于看到了一个小小的红点，放大一看 ...

兄弟，直接V+F啊....

李白005

线画得挺好，不过我想问下，你的GND怎么走，DDR的POWER又怎么走，还有，DDR部分要做阻抗吗，如果做阻抗，你内层没有完整的PLANE,怎么去控了，DDR跨内层PLANE,这对信号是致命的，有考虑过吗？还有就是最小3MIL的问题，这对板厂很有考验，报费率很很高。可以把孔弄小点，就解决问题了