求教，单IO怎么实现多路不同状态输出，要求实时性高，低延迟。

Scisci

如题，单IO怎么实现多路不同状态输出，要求实时性高，低延迟。真值表如附件，要求单IO输入时，分出两个控制口，一个为高，另一个同时为低，且没有输入时（即高阻时），要求输出状态稳定（同时为高，或同时为低），想请教下有什么简单的方法实现，器件最少，，小弟脑袋瓜转不过来了，求指点迷津，讨论指导。

huo_xing

梦家好 发表于 2025-1-16 09:46
2 b( [7 p) j- W6 q0 L0 ^" d+ q/ y: q你看这样行不行，把上拉电压更成3.3V是不是就可以了

只能说能用。但是出问题概率很大。
/ Y  y: u) i4 i1 o器件常规用法：npn和nmos正常使用连低端。pnp和pmos正常使用接高端。如果不这样需要考虑专用驱动
你图纸中pnp接了gnd。那么e级会被b级二极管钳位，当b为0V时，e是0.7V。这个电平能不能正常识别为低？并且一般ic输出低电平不一定是0V，0.2~0.3V很正常。这种情况怎么解决？
随着b电压升高，管子会导通，e级电流开始出现。但是e级不是接VCC，有电阻。这个电阻的压降会让e级电压降低，会不会影响后面电路检测高电平？

再见海贼王

再见海贼王 发表于 2025-1-18 15:54
凑个热闹，不知道这样行不行

( N/ B7 ^6 w1 E5 W! q- C狗斑竹，我是被哪颗子弹击中了，阵亡的迷迷糊糊
开个玩笑；我是画草图是样想的：IN输入1时  B输出1，A输出0   
                                                IN输入0时  B输出0，A输出1
" x( ^) V5 J( m/ ~/ s" H                                                IN为HZ时，B为0，右侧MOS通过分压导通A输出0
, X3 r3 C0 ?8 P# b不知道是不是哪里还没考虑到
+ T& \6 R2 H4 U: k: l) h

再见海贼王

凑个热闹，不知道这样行不行

梦家好

:)，深入学，一切皆有可能

huo_xing

aarom 发表于 2025-1-16 15:09
: I9 H$ x* X5 ?) \. U問題的重點, 在高阻抗的形狀, 變成 A,B 循環的0,1,
我不知是否題出錯了, 或說明不清.

脑子不好就少说话。我回的是你吗？

梦家好

Scisci 发表于 2025-1-14 14:03
+ {7 H% F! [4 j" u6 q& }  N大佬们一定有要时间了再点拨，小弟不着急

做题目啊，指教啥，
  c# j  m4 j8 Q6 v9 u5 I0 T6 l$ p/ |  |

梦家好

梦家好 发表于 2025-1-16 09:46
* }0 l% n1 Z0 U9 V你看这样行不行，把上拉电压更成3.3V是不是就可以了

个人觉得，这就是MCU内部结构CMOS电路的工作方式，
. ~/ Z, ]3 ?) F5 @7 m/ ]& Q

梦家好

huo_xing 发表于 2025-1-15 13:28
不是A，B位置反了的问题。
PNP用法有问题，要是驱动信号电平3.3V，be的压降最小是1.7V。怎么关闭管子

你看这样行不行，把上拉电压更成3.3V是不是就可以了

huo_xing

梦家好 发表于 2025-1-15 11:43
" K2 K! w# ~0 w0 _* s7 QA和B的位置弄反了

6 s# L  R+ i) W, c6 X8 |不是A，B位置反了的问题。
PNP用法有问题，要是驱动信号电平3.3V，be的压降最小是1.7V。怎么关闭管子

梦家好

梦家好 发表于 2025-1-14 13:20
传个图片，我都不会，好土，这个图片应该能够说明吧，时延得看你的速度具体是多少，可以选用不同的

A和B的位置弄反了

huo_xing

aarom 发表于 2025-1-15 07:41
便宜!

" P3 j3 M$ j  D+ c9 R$ G! d6 c高阻态怎么办？

huo_xing

Scisci 发表于 2025-1-14 14:03
- ?; E* n- v1 E# l$ l* u3 H$ g. u大佬们一定有要时间了再点拨，小弟不着急

% O2 F( }& Z1 S" k6 @6 Q高阻状态识别电路