寻求电路板层叠结构,阻抗计算,参数指标的行家帮助

zengeronline · 发表于 2012-4-6 12:07

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 zengeronline 于 2012-4-9 21:51 编辑

大家好,我需要设计一个板厚为1.6mm,层叠结构为top-ground-signal-signal-power-bottom的六层板.
我用allegro以经把线都差不多链完了,只剩一些需要绕等长的地方的一些器件地没链.
现在需要先做阻抗设计
单端50ohm,差分100ohm
在做的时候参考了本论坛的贴子,但是还是有一些疑问,希望得到行家的帮组
因为疑问比较零碎,不好在论坛上提,所以希望热心的朋友加我的qq,15831****,谢谢

比如有个疑问就是
下面的这个层叠制版厂能否制作,有什么样的问题,和一般的六层板层叠结构制作收费上有什么差异

silkscreen top    : ()[]
soldermask top    : ()[]
paskmask top       : ()[]

top                : 0.6
-- core          : 4    (0.10MM H/HOZ)[]
ground             : 0.6
-- prepreg       : 6    ()[2116+106]
signal3          : 1.2
-- core          : 32.63 (0.9MM 1/1OZ)[]
signal4          : 1.2
-- prepreg       : 6    ()[2116+106]
power             : 0.6
-- core          : 4    (0.10MM H/HOZ)[]
bottom             : 0.6

pastmask bottom    : ()[]
soldermask bottom : ()[]
silkscreen bottom : ()[]

total             : 62(57.43)

ps:201204009,抹掉qq

liuyian2011 · 发表于 2014-11-7 21:45

917406525 · 发表于 2014-11-6 14:36

s59710210 · 发表于 2012-4-11 20:36

学习学习

liuyian2011 · 发表于 2012-4-10 16:59

zengeronline 发表于 2012-4-10 15:18
. I# r6 V3 N* G: R5 T哈哈,很高兴见到你啊,之前向你打电话请教的时候已经告诉我了的,呵呵
9 q6 W; N% K3 @6 D上面的朋友怀疑1oz的基铜(1.2mil)电 ...

要让大家都明白清楚那就好了啊.{:soso_e100:}

zengeronline · 发表于 2012-4-10 15:18

liuyian2011 发表于 2012-4-10 13:20
) }" D! u+ z/ S, H内层铜厚为0.5OZ和1OZ,内层铜厚基铜也就是成品的铜厚,因为内层不存在电镀铜，而外层一般情况下如果基铜是0. ...

哈哈,很高兴见到你啊,之前向你打电话请教的时候已经告诉我了的,呵呵
上面的朋友怀疑1oz的基铜(1.2mil)电镀后只增加 0.5mil(最后1.7mil) 这个问题,就回问了一下
从你的回答来看是没有错的

zengeronline · 发表于 2012-4-10 15:09

飘小北发表于 2012-4-10 14:49
# \' ]& ` B( J$ d6 h就是所谓的“core层叠”加工法，应该是特殊工艺了感觉不错吧

{:soso_e127:} ,好恐怖的皮卡丘

liuyian2011 · 发表于 2012-4-10 13:20

内层铜厚为0.5OZ和1OZ,内层铜厚基铜也就是成品的铜厚,因为内层不存在电镀铜，而外层一般情况下如果基铜是0.5OZ,则成品铜厚就是1OZ,因为外层存在电镀铜厚.按此类推如果外层一般情况下基铜是1OZ,则成品铜厚就是1.5OZ,当然也可以加镀至2OZ. 基铜是指基材的铜厚,也被称为下料铜厚,而成品铜厚是指最终成品的铜厚.大家在计算阻抗时Polar软件里的铜厚均为成品铜厚.

zengeronline · 发表于 2012-4-9 21:35

chengang0103 发表于 2012-4-9 18:50 ' s0 g% C8 q" J ~. h1 t( l' p5 d) I
top bottom镀铜，加锡后的在铜面只增加0.5mil，不知道这样控制有没有难度了。 {" E6 G+ g# H: z$ d1 Z
$ P0 P2 ?$ \0 u$ i5 t
如果板子有重要的信号，还 ...

我上面写的那些参数都来自于网络,实际上也不清楚是否就是这样子的,
据你所知1oz的top层在所有的工艺都处理完后一般会有多厚啊,或者增加多厚?
表层有一些重要的信号,底层没有什么线,大部分都走在3,4层,
我在算阻抗的时候,在polar里面表层是按照1.7mil的厚度来计算的

chengang0103 · 发表于 2012-4-9 18:50

top bottom镀铜，加锡后的在铜面只增加0.5mil，不知道这样控制有没有难度了。

如果板子有重要的信号，还是问下工厂你这样的处理行否，看看阻抗的变化范围。

lgl2466 · 发表于 2012-4-9 14:51

zengeronline · 发表于 2012-4-9 13:39

chengang0103 发表于 2012-4-6 20:48 ) I9 M+ R- s* }
plane layer 有点薄。

呵呵,我已经从新计算后修改为下面的层叠关系了

silkscreen top    : ()[]
soldermask top    : ()[]
paskmask top       : ()[]

top                : 1.7
-- core          : 4    (0.10MM 1/1OZ)
ground             : 1.2
-- prepreg       : 5    [1080*2]
signal3          : 1.2
-- core          : 32.63 (0.9MM 1/1OZ)
signal4          : 1.2
-- prepreg       : 5    [1080*2]
power             : 1.2
-- core          : 4    (0.10MM 1/1OZ)
bottom             : 1.7

pastmask bottom    : ()[]
soldermask bottom : ()[]
silkscreen bottom : ()[]

total             : 63(58.83)

chengang0103 · 发表于 2012-4-6 20:48

plane layer 有点薄。

zengeronline · 发表于 2012-4-6 15:04

哈哈,我问到了 liuyian2011 大哥,他说我的这个结构没有问题,
core
pp
core
pp
core
叠起来成为 top-ground-signal-signal-power-bottom
我也是想到了上下的两个core板在叠板之前只刻蚀一面,叠好后再处理外层,不知道这样行不行就上来问了,也问了在制作上是否要另加钱, liuyian2011 说他们厂是一样的价格
两个core加外层的话在1.6mm的情况下阻抗不好搞,线太粗了,不然就弄成假8层

hampzhm · 发表于 2012-4-6 13:48

如果使用你自己这个层叠方式，就是所谓的“core层叠”加工法，应该是特殊工艺了。

hampzhm · 发表于 2012-4-6 13:27

这种结构通常被厂家称为"假8层",按照8层板收费.3-4层之间往往需要增加一个core

帐号		自动登录	找回密码
密码			注册

寻求电路板层叠结构,阻抗计算,参数指标的行家帮助

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1