请教关于6层板叠层设计的问题

lzhcqu

我最近要开始做个6层板
" \, D2 ]5 ~6 n" l, Z: d) Y# u* T由于走线比较少，所以打算用三层走线，两层地，一层电源
: n% Z8 k& p3 z4 b$ E4 z现有两种设计方案
方案1                                        方案2
S1                                             S1
GND                                          GND
S2                                             S2
! ]3 N9 f* v/ `# \+ ~( H) i: TGND                                          POWER
POWER                                      GND
S3                                             S3
想请教大家：
8 m$ s2 j* `' H0 M1：在S2层走高速信号线，那种叠层设计好点？
* O; v" J7 r- w9 d2：这样不平衡的叠层设计会不会使板子产生翘曲，如果会的话应该如何解决?(看到有人说是在S2层空白区大面积敷铜，使得叠层近似平衡)
3：两个GND是应该一个数字地一个模拟地 还是两层都做数字模拟分割？那种情况最好
谢谢
# s$ V+ `! P' o/ I# W请大家积极讨论，不吝赐教
) [& P7 ]5 k% t0 Y6 P* a, N谢谢大家

linbanyon

方案2

rogetxu

surface microstrip的一边的介质使空气，传输延迟小。
5 Q4 l1 z1 ^% y" Q6 V) p* o) hstripline 在2个固体介质中间。2个参考平面有电容性耦合，传输当然要低点。
% w. X  J. _7 q9 b( z' X; Vstripline 的信号边缘超过1ns就更明显。
) h1 I9 j# j7 D. X我们Layout 10Gbps 传输线时就不敢放在内层。

. Q' s# k7 c& q& a. h

pury

rogetxu 发表于 2013-7-3 19:10
  t3 a6 j' [9 c* s* K& [符合需求就行。 一般推荐是比较规范的叠层。
真正的高速是走在表层的

为什么真正的高速时走在表层的呢，我接触到的都是直接走的内层，表层只走很短的一段，或者只是扇出。
, x* G# z4 H5 s; h9 Y从我目前的知识来看，高速信号高频分量很多，在表层处理不好EMI会比较严重吧
( t" ^4 E6 D* k1 n/ V8 N8 A0 D0 R" p而且如果走表层是为了防止短桩效应的话，尽量走在内层比较深的层面也可以啊
我接触到的资料上6gbps以下的速率都不需要探讨短桩效应
麻烦能不能详解下高速线走在表层的原因？3q

rogetxu

钰头 发表于 2013-6-5 15:39
wuxiaotao这个才是正解,高速信号最好离top面远一点.

符合需求就行。 一般推荐是比较规范的叠层。
. z6 l4 g  p9 x# a6 D! Y真正的高速是走在表层的

rx_78gp02a

钰头 发表于 2013-6-5 15:39
( }" c9 ~' j( Q; g% {7 `wuxiaotao这个才是正解,高速信号最好离top面远一点.

9 b. Y6 _4 `* Z5 N1 P你这个说法有什么依据吗？

钰头

wuxiaotao 发表于 2009-4-30 13:31
/ C' E2 z( b7 S& z上面是TI 推荐的6 layer stackup

wuxiaotao这个才是正解,高速信号最好离top面远一点.

partime

１、在S2层走高速信号线，那种叠层设计好点？
6 A; s* i( J# ?( W& m2：这样不平衡的叠层设计会不会使板子产生翘曲，如果会的话应该如何解决?(看到有人说是在S2层空白区大面积敷铜，使得叠层近似平衡
2 Y0 N2 c& \, w- {3：两个GND是应该一个数字地一个模拟地 还是两层都做数字模拟分割？那种情况最好
+ X5 P  f5 ^' }2 ~' A3 h选第二种。原因是S3的参考平面有保证。
１、都可以。
２、没事。板厂，ＳＭＴ会给你搞定的。
) T: f2 ~, s5 [( q( _0 F$ z. w３、看你模拟器件和模拟信号走线在哪层。举个例子。模拟器件在底层，走线也在底层。那么第二层可以是全数字地，而4,5层则需要做成模拟地或电源，第3层的数字信号也不能走到模拟电源地的投影区域。数字不走到模拟区域是基本准则，这是３围的。
高速线不用包地，模拟可以包地。包地，包不好还不如不包。

陆学奇

1.当然是第一种好.
& s2 ~" a: k! ?, i+ C) t2.不会使板子产生翘曲.
0 b" n1 T0 C, [. d/ V  o3.两层都做数字模拟分割.
最好高速线走在顶层或底层包地(不要有过孔).

wuxiaotao

上面是TI 推荐的6 layer stackup

wuxiaotao

) e3 `" [  _: v" K" ?: Q! q6 G, r+ Z3 C
# z2 q: L' }5 k) Q* _* p- t推荐用以下的
( M/ E& I5 j* _, j  d( \
Layer           Type                 Description
, w5 L1 a! A( t, ]: y8 C, l1                   Signal             Top Routing Mostly Horizontal
  M+ \5 j4 }2 g0 _2                   Plane             Ground
3                   Plane             Power
) R! y8 Y+ M) L2 g$ A' C% p4                   Signal            Internal Routing
* |6 [2 B8 F- u0 U$ ?8 a9 {, H5                   Plane             Ground
6                   Signal            Bottom Routing Mostly Vertical

dingtianlidi

想请教大家：
1：在S2层走高速信号线，那种叠层设计好点？S2层上下都有地可以起到屏蔽作用
" H  `: I7 v8 P* \* c) ^2：这样不平衡的叠层设计会不会使板子产生翘曲，如果会的话应该如何解决?(看到有人说是在S2层空白区大面积敷铜，使得叠层近似平衡)可以在信号层空白的地方铺地铜，防板翘。
3：两个GND是应该一个数字地一个模拟地 还是两层都做数字模拟分割？两层都做数字模拟分割，两层的分割形状大小一样

dingtianlidi

第一种

yang9922

个人感觉第二种会好点，电源的电容效应会好点。

tianmahua

顶一个，我也想问这个问题，不知道楼主解决了没有呢？

憨仔

就是啊，怎么没有人回答。。。。。。。