pcie问题咨询

bluskly · 发表于 2018-4-19 14:31

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

最近做了一个项目，COM-E卡（CPU）下来的PCIE时钟通过SI5344以后给PCIE设备，发现PCIE找不到设备。但是将PCIE时钟直接飞线到PCIE设备，又可以正常找到。请问这个PCIE时钟必须要同频同相么？

Si5345-44-42-D-DataSheet.pdf (1010.06 KB, 下载次数: 5)

Si5345-44-42-D-RM.pdf (2.62 MB, 下载次数: 5)

bluskly · 发表于 2018-4-20 22:37

超級狗发表于 2018-4-20 14:08
0 w R9 X$ Z" n0 L# i% H# g ~布拉斯基發現自己惡搞已經躲起來了！
- I* s# m% Y% W

这两天都在调试，目前结果看来应该是自己之前认识不够充足。
测试了很多COM-E卡，发现有些卡确实通过SI5344以后不能识别PCIE设备，我们项目是一个COM-E卡挂了6个PCIE设备。采用SI5344的目的是因为很多PCIE的从设备还有系统时钟和接口时钟，这些时钟的频率是不相同的。而且很多时钟对于相位抖动有特定的一些要求，采用SI5344是因为其 Ultra-low jitter of 90 fs rms这个要求。而且根据PCIE从设备的时钟要求如下：

所以觉得很多晶振和buffer麻烦，而且频率都不一样。于是就用了这个芯片。
为了时钟树的简单，于是就采用了PCIE时钟进入IN0通道，输出一路100M的pcie，在采用SI53301的时钟buffer出多路时钟给6路的PCIE从设备提供PCIE refclk。

关于耦合方式都是按照芯片的匹配方式做的，应该没啥问题。目前看来引起这个问题还是时钟不是同源处理，估计COM-E卡内部也能够配置或者其他的，正在考虑跟COM-E卡的技术支持进行探讨。

出现了这个问题，特地查了一些相关的资料，根据PCIE规范看来，不同源也是可以的，但是对于时钟要求更高。

一般而言，为了减少麻烦，最好是采用同源时钟来设计。
一般大家推荐也是采用同源时钟来使用。

最后，将自己找到的几个相关的资料发出来，大家以后设计的时候也注意一下。

AN562.pdf (11.37 MB, 下载次数: 1)

AND9202-D.PDF (179.35 KB, 下载次数: 2)

IDT_AN843_APN_20140513.pdf (1.81 MB, 下载次数: 1)

超級狗 · 发表于 2018-4-19 15:52

本帖最后由超級狗于 2018-4-19 16:12 编辑

你有打開 Si5344 的 Zero Delay Mode 嗎？這個應該有助於縮小相位差（Phase Deviation）。

3.9.13 Zero Delay Mode
A zero delay mode is available for applications that require fixed and consistent minimum delay between the selected input and outputs. The zero delay mode is configured by opening the internal feedback loop through software configuration and closing the loop externally as shown in the figure below. This helps to cancel out the internal delay introduced by the dividers, the crosspoint, the input, and the output drivers. Any one of the outputs can be fed back to the FB_IN pins, although using the output driver that achieves the shortest trace length will help to minimize the input-to-output delay. The OUT9 and FB_IN pins are recommended for the external feedback connection. The FB_IN input pins must be terminated and ac-coupled when zero delay mode is used. A differential external feedback path connection is necessary for best performance. Note that the hitless switching feature is not available when zero delay mode is enabled.

超級狗 · 发表于 2018-4-20 14:08

part99 发表于 2018-4-20 13:25$ F% V% q# z- r; G- `
二位（布拉斯基+狗）都是高手，我也不用多解释，我觉得连不通跟100MHz ref clk同不同相毛关系也没有，我随 ...

我 CPU 下来的 PCIe 时钟进入 Si5344，输出两路 100M HCSL 的 PCIe 时钟给两个设备。
布拉斯基發現自己惡搞已經躲起來了！
$ ?8 x' L: J3 j; @" a

: t. n  ^7 }+ ]3 B! _! v. |
% e" v2 i! R  d: ^3 b

5 D- k1 h! Y. T- g4 E不過你注意他的敘述喔～- S$ R! f: v1 O# _6 ?7 D  |$ R

2 U. l( g3 v) \/ V/ jSi5344 進去的不是參考時鐘（Reference Clock），而是從 CPU 出來準備餵給裝置（Device）的 HCSL 批西哀醫（PCIe）時鐘。
: g' a( s2 y4 f3 ]- Q( c4 b( m6 q
他需要把時鐘餵給兩個裝置（Device），所以這樣搞！; k0 z' L3 s' V" d1 o( w: l
+ B' w1 X+ Z( }, }+ r0 C6 b0 I
這個可能需要和時鐘源同相吧？而且兩個輸出都要同相。
! N  A' R9 D+ i/ V+ J2 p$ Z
5 t5 B& [' k. |( U8 u! m1 r但你提到的時鐘品質造成的影響也不無可能啦！
1 l4 b9 q) C# G1 V1 ?/ ?/ K8 r+ `: ]5 V" `3 z
* R/ `, v) P* e3 ~% n$ p

8 A* Z/ }2 F& ]- P' b# ^

gww8604 · 发表于 2018-8-11 11:57

学习

bluskly · 发表于 2018-5-30 16:00

ABCDJ 发表于 2018-5-22 20:48) c0 H4 N3 o7 G5 h7 i
虽然楼主做了很多验证了，但是从理论分析来看，这个问题可能根本原因还真不是时钟同频同相导致，本身高速接 ...

你说的我也怀疑过。并且单独在pcie device端直接给过一个100M的晶振SI9121+SI53306的buffer输出作为refclk。不再使用cpu同步下来的refclk，但是实际情况就是不能够link起来。难道跟pcie device有关系？

ABCDJ · 发表于 2018-5-22 20:48

虽然楼主做了很多验证了，但是从理论分析来看，这个问题可能根本原因还真不是时钟同频同相导致，本身高速接口就有机制搞定两端不同频的问题，多半还是时钟质量导致，抖动的可能性较大。

吉。。。。。 · 发表于 2018-5-4 16:09

000000000000

吉。。。。。 · 发表于 2018-4-27 14:05

tanchengfang · 发表于 2018-4-24 10:46

会不会驱动能力的问题？

xiaowenwu1989 · 发表于 2018-4-23 16:16

学习了

超級狗 · 发表于 2018-4-20 22:57

本帖最后由超級狗于 2018-4-20 22:58 编辑

SiliconLabs Clock Buffer Quick Slection Guiide

WuJin_eOakJ · 发表于 2018-4-20 15:49

学习了

part99 · 发表于 2018-4-20 13:25

二位（布拉斯基+狗）都是高手，我也不用多解释，我觉得连不通跟100MHz ref clk同不同相毛关系也没有，我随便加个100MHz的差分时钟都可以跑起来，PCI-e的TX来自参考时钟，RX来自CDR，也就是对方的100M时钟经过PLL出来的5G信号。
所以，你那问题，八九不离十，肯定是差分时钟信号不好，或者耦合不好，有的设备要AC耦合，有的DC，我一般都用AC，耦合电容一定大于0.1uF，很多时候我会用0.22-0.47uF，你先看看到达设备的时钟信号质量再说吧。

zltwin · 发表于 2018-4-20 10:22

学习了

ykwym · 发表于 2018-4-20 09:58

bluskly 发表于 2018-4-19 15:285 s3 ]' I5 { G7 a: [, l% D
诡异的事情是这样：我CPU下来的PCIE时钟进入SI5344，输出两路100M HCSL的PCIE时钟给两个设备。通过换不同 ...

这个没什么好奇怪的，每个芯片对时钟的容限是不一样的，标准是300ppm，可是我知道有的芯片只有200ppm

ykwym · 发表于 2018-4-19 22:36

disable pll模式

帐号		自动登录	找回密码
密码			注册

pcie问题咨询

EDA365欢迎您登录！

评分

点评

评分

浏览过的版块

推荐内容 /1