ARM+DDR六层PCB，附件是原图，请高手前来指点！！

w5555456

描述：
        1、数据线和DQS均走在TOP和Mid1。长度误差150Mil。
        2、地址和控制线走在TOP、Mid2、Bottom，拓扑结构为T形分支等长，CPU分别到两片DDR的长度误差300mil。
; m. Z9 _4 ~  G. Q, G% W7 E" d        3、时钟线从TOP换到Mid1，阻抗100欧。
        4、DDR的1.8V走在了Mid2，VCC层主要铺3.3V（给Mid2层的信号提供返回路径）。
        5、信号线宽4mil，间距3mil（BGA区域）/4mil（其他区域），BGA区域内的信号线都采用盲孔设计。
2 A& x+ \" i: q( h8 U) B  }1 ~        6、PCB中大部分无关的电路我都删了，CPU还有几个电源没有布，不过DDR相关的基本都弄完了。
1 a2 X( ]$ k* k1 j3 |9 T  E        7、所用软件，altium Designer 10.0
) k$ q5 m3 g# z, z9 y3 j, H
) e, p0 v& p* m' H' S" kPS:CPU的引脚间距是0.5mm的，过孔用的6/11.8mil，而且到焊盘的距离只有3mil，这样做出来板子焊接时是否会导致短路?有没有改善措施？

4 b% ?8 |) p8 G+ b3 j, o
热烈欢迎各路高手前来指导！谢谢！！！

w5555456

9 ?7 `& ^3 ~9 M+ i  b

kangguolong 发表于 2014-8-18 16:48
4 [8 O# Q* D; Y) ]这个板子还有需要优化的地方，板子可以不用盲埋孔工艺，这样加工成本会成倍的增加，差分等长绕的有问题，需 ...

非常感谢这位兄台的点评！
1、盲埋孔已经去掉了，直接6层的通孔，勉强画出来了，不过电源走的不大好（用盲孔的话总成本会增加大概60%的样子，而且制作难度大了很多）。
2、差分时钟线绕成了下图所示：
, a$ b5 [2 P) Y, m3 B$ L
3、差分阻抗控制100欧左右，3.5/9.5mil。据我的了解，差分对紧密耦合是为了提高抗干扰能力，如果太过紧密，两根线之间的相互耦合会对信号边沿产生影响，所以选了这个间距。某些芯片厂商的Layout Guide也建议间距不要过小。
4、数据线我基本都走在了Midlayer1，我用的1W原则，3W空间不够。
" _' }, W4 S# X' `
; k0 Z9 _# b5 l! W3 _6 O% Y
: V8 `7 _( z/ I+ b% L. W0 w

# X( e! K; {5 z

w5555456

zgq800712 发表于 2014-8-17 11:16
( b/ U. |# I  j2 J  G4 ~这个板子 走线进BGA 0.083mm，其他线0.102mm。过孔 0.152mm/0.3mm
3 t/ J1 d3 m" x6 Z4 }) M
这个板子要什么工艺？打样贵吗?

, g$ U5 w3 P) y5 o; R$ e9 {
1 h; v" K4 P5 c0 e, w# T一般的工艺就能做出来，6mil的孔是可以不用激光打的。
今天刚投的板，大概240*180的板子，六层，打样3000左右，五块。
) @. _# d% L( G2 [  Y在深圳迅捷兴做的，有需要我给你他们销售的联系方式。

kangguolong

这个板子还有需要优化的地方，板子可以不用盲埋孔工艺，这样加工成本会成倍的增加，差分等长绕的有问题，需要调整，不知道差分有没有做阻抗控制，差分线间距过大！另外数据线每一组走线应该遵循同组同层的走法，线 与 线的部分区域间距还是不够3W！还有一些其它的小问题，还需优化。

李白005

线画得挺好，不过我想问下，你的GND怎么走，DDR的POWER又怎么走，还有，DDR部分要做阻抗吗，如果做阻抗，你内层没有完整的PLANE,怎么去控了，DDR跨内层PLANE,这对信号是致命的，有考虑过吗？还有就是最小3MIL的问题，这对板厂很有考验，报费率很很高。可以把孔弄小点，就解决问题了

w5555456

小东_同学 发表于 2014-8-20 21:16
不是没有东西，我刚打开也是什么也没有，我还说又一个骗子，各种缩放，终于看到了一个小小的红点，放大一看 ...

兄弟，直接V+F啊....

小东_同学

x:-28
# J0 X! w& w& Fy:-28

小东_同学

不是没有东西，我刚打开也是什么也没有，我还说又一个骗子，各种缩放，终于看到了一个小小的红点，放大一看才看到，真费劲

w5555456

yangwawa 发表于 2014-8-19 17:18
打样的确有点贵

o ,,,不过这板子在兴森快捷估计得5K+.....

w5555456

zgq800712 发表于 2014-8-19 00:51
! _$ W! y+ A; b$ b用不到啊，哈。
% g! G7 X2 Y& C/ D" |9 I. u: }最多也就1mm pitch的BGA 这个就普通了。
这板子打样真贵。

呃，，，这板子做的时候除了沉金貌似没多加其他的费用，板子太大，单价就180~

yangwawa

打样的确有点贵  

zgq800712

w5555456 发表于 2014-8-18 21:24
  z6 ~) X: p) [0 z) l& V1 q一般的工艺就能做出来，6mil的孔是可以用激光打的。
今天刚投的板，大概240*180的板子，六层，打样3000 ...

# o8 P2 i7 C- X, P用不到啊，哈。
! v4 m1 k' p+ Y) M2 F3 N4 L% T% V最多也就1mm pitch的BGA 这个就普通了。
( M' O  q( V7 N1 Y2 ]( o这板子打样真贵。

w5555456

hb_ben 发表于 2014-8-18 09:28
3mil 是不是有点太近了，加工会很困难，一般3.5mil以上还好一点，3mil以上能做的加工厂不多

没办法啊，BGA下面的焊盘间距20mil，焊盘占掉了10mil........

hb_ben

3mil 是不是有点太近了，加工会很困难，一般3.5mil以上还好一点，3mil以上能做的加工厂不多

Tonson

AD的文件就不去看了