求助：高速信号线布线问题

huo_xing · 发表于 2011-6-14 22:34

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

1.有些资料上说高频信号线（如3.125G）最好布在表层，主要考虑EMI问题
2.高速时钟线一般都是走内层,主要减少表层的辐射，也是考虑EMI
总感觉这2点有些矛盾，在数字电路中所有的信号都是以方波在传输，为什么高速的时钟线要走内层，而信号线要走表层？

ORZ · 发表于 2011-6-15 10:19

表层的优势在于传输的速度高，损耗相对较小。
内层的优势在于由于可以有双层的参考平面，有较好的屏蔽性和完整的回流路径。但是由于两边都是电介质，所以损耗相对较高，传输速度稍慢。
- - 一般来说，大多数都是走内层。。。
再有就是。。同样是两个资料，但是如果他们说的命题的先决条件，考虑的出发点不一样的话。。可比性是很低的。。。

本无名 · 发表于 2011-6-15 13:10

1.有些资料上说高频信号线（如3.125G）最好布在表层，主要考虑EMI问题

这个是考虑信号完整性问题吧

ORZ · 发表于 2011-6-15 19:34

回复本无名的帖子

这个。。怎么说呢。。
他说减少辐射不是没有道理。。因为如果走在内层。。那么。。你势必要打孔。。过孔本身就是一个没有参考，阻抗失配的节点。。而且它贯穿整板。。极易产生天线效应。。
但是，这线走在外层的话。。。也是有辐射的。。因为如果我走在内层，那么我可以在上下层都设置地平面。这样，信号线所辐射出的电磁场就完全回归到两个平面上。。而外层的会往外部发散。。
所以说。。。书看着看着。。。也让人纠结。。。

huo_xing · 发表于 2011-6-15 22:05

谢谢高手解惑了

mirage_huang · 发表于 2011-6-21 11:01

ORZ说的有道理，走线在表层，电场散射在空中的比例很大，空气的介电常数比PCB要小，因此传播速度要快。时钟信号有很快速的上升下降沿，包含了大量的高频谐波，从这点看走内层，而减少表层的辐射是说的通的。

huo_xing · 发表于 2011-6-21 21:33

回复 huo_xing 的帖子

3.125G的信号上升沿比好多的时钟都小吧

mirage_huang · 发表于 2011-6-26 19:07

麻烦关注一下时钟信号上升下降沿的另一个概念slew rate, 再对比一下你所说的3.125G信号。

blueking · 发表于 2011-6-27 16:34

ORZ 发表于 2011-6-15 10:19 ! M- X+ @2 m, a O4 O
表层的优势在于传输的速度高，损耗相对较小。
内层的优势在于由于可以有双层的参考平面，有较好的屏蔽性和 ...

有道理

EDAPADS · 发表于 2011-6-27 22:32

嗯，有道理

huo_xing · 发表于 2011-6-28 18:29

麻烦关注一下时钟信号上升下降沿的另一个概念slew rate, 再对比一下你所说的3.125G信号。

关于这个怎么理解，大部分板子上的时钟芯片电压等级应该和板子上的电源差不多吧？

partime · 发表于 2011-6-28 21:55

1是错的。走表层是不换层，阻抗连续。
但现在3.125G其实就那么回事。阻抗控制一下，走什么层都行

lisaliang0520 · 发表于 2011-7-19 16:03

有的工程师说走内层好，有的说走外层好，到底哪个好，真是很纠结!

jemyone · 发表于 2011-7-19 16:37

高速线走表层，因为一般次表层都是完整的地平面，高速线就有完整的参考平面，阻抗就是连续的，损耗就小了，对于打孔，可以在打孔处放地孔，所以走内层也可以，就是要有一个完整的参考面

qiangqssong · 发表于 2011-7-19 17:20

2楼说的有道理，其实走内层应该更好些，不管是对SI和EMI方面，就看自己对这块的要求怎么样了！！

帐号		自动登录	找回密码
密码			注册

[仿真讨论] 求助：高速信号线布线问题

EDA365欢迎您登录！

评分

浏览过的版块

推荐内容 /1