求教，单IO怎么实现多路不同状态输出，要求实时性高，低延迟。

Scisci · 发表于 2025-1-14 09:30

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

如题，单IO怎么实现多路不同状态输出，要求实时性高，低延迟。真值表如附件，要求单IO输入时，分出两个控制口，一个为高，另一个同时为低，且没有输入时（即高阻时），要求输出状态稳定（同时为高，或同时为低），想请教下有什么简单的方法实现，器件最少，

，小弟脑袋瓜转不过来了，求指点迷津，讨论指导。

huo_xing · 发表于 2025-1-16 10:21

梦家好发表于 2025-1-16 09:46! }$ y: Z5 z* x" ~/ ~
你看这样行不行，把上拉电压更成3.3V是不是就可以了

只能说能用。但是出问题概率很大。
器件常规用法：npn和nmos正常使用连低端。pnp和pmos正常使用接高端。如果不这样需要考虑专用驱动
你图纸中pnp接了gnd。那么e级会被b级二极管钳位，当b为0V时，e是0.7V。这个电平能不能正常识别为低？并且一般ic输出低电平不一定是0V，0.2~0.3V很正常。这种情况怎么解决？
随着b电压升高，管子会导通，e级电流开始出现。但是e级不是接VCC，有电阻。这个电阻的压降会让e级电压降低，会不会影响后面电路检测高电平？

再见海贼王 · 发表于 2025-1-20 08:39

再见海贼王发表于 2025-1-18 15:54& Z9 Z) o( c; y i( x
凑个热闹，不知道这样行不行

狗斑竹，我是被哪颗子弹击中了，阵亡的迷迷糊糊

开个玩笑；我是画草图是样想的：IN输入1时  B输出1，A输出0
                                             IN输入0时  B输出0，A输出1
                                             IN为HZ时，B为0，右侧MOS通过分压导通A输出0
不知道是不是哪里还没考虑到

huo_xing · 发表于 2025-1-14 09:35

本帖最后由 huo_xing 于 2025-1-14 09:36 编辑

IO给个初始状态，比如上拉或下拉。一路直接到A，另外一路通过反相器到B如果对A和B信号延时有要求，可以在A链路上加个缓冲器

Scisci · 发表于 2025-1-14 09:40

对了，要求电路待机时，输出只能同时为高或者同时为低

Scisci · 发表于 2025-1-14 09:43

huo_xing 发表于 2025-1-14 09:35! x1 D" u4 R1 ~! g( K! K1 T2 t
IO给个初始状态，比如上拉或下拉。一路直接到A，另外一路通过反相器到B如果对A和B信号延时有要求，可以在A ...

对了，要求电路待机时，输出只能同时为高或者同时为低，可以理解为待机时，IO口不能有电平得高阻（这个一般单片机可以实现），且待机双路的输出状态得一致（同时高或者低），大佬看看？

huo_xing · 发表于 2025-1-14 09:49

Scisci 发表于 2025-1-14 09:433 j& u. Y8 H& k% w* w7 h
对了，要求电路待机时，输出只能同时为高或者同时为低，可以理解为待机时，IO口不能有电平得高阻（这个一 ...

对啊。不是说要给初始状态吗？
比如IO下拉，那么单片机io就算高阻了，外面还有电阻指定状态呢

Scisci · 发表于 2025-1-14 09:56

huo_xing 发表于 2025-1-14 09:49
, r1 S5 e& ~0 r0 k7 w) e7 {8 C* @, v对啊。不是说要给初始状态吗？- R' {0 G& K3 m3 T+ P/ R4 Q* q
比如IO下拉，那么单片机io就算高阻了，外面还有电阻指定状态呢

小弟试了下，貌似默认状态时输出是两个状态，貌似不行，你看我画的对不对

huo_xing · 发表于 2025-1-14 10:03

Scisci 发表于 2025-1-14 09:56! U, t1 f+ @( f1 U* ^
小弟试了下，貌似默认状态时输出是两个状态，貌似不行，你看我画的对不对

那理解错了不能这么搞。
换个思路，把输出A,B电源受控。休眠时电源关闭，通过下拉到地确认状态。

Scisci · 发表于 2025-1-14 10:20

huo_xing 发表于 2025-1-14 10:03
* Z+ T S8 c6 c" `5 [/ W那理解错了不能这么搞。
6 I' L" t, ]7 j" Y2 M换个思路，把输出A,B电源受控。休眠时电源关闭，通过下拉到地确认状态。

这边电路是正常工作的，不休眠；另外提议的电源受控是不是又要一路IO控制了？那就失去意义了；亦或者是某个输出（A或B）同时控制某一路的电源？没想通

huo_xing · 发表于 2025-1-14 10:30

Scisci 发表于 2025-1-14 10:20! _9 e2 v7 Y9 D8 r8 V5 R! q; h
这边电路是正常工作的，不休眠；另外提议的电源受控是不是又要一路IO控制了？那就失去意义了；亦或者是某 ...

啥都想要。想想在理论上可行吗？

超級狗 · 发表于 2025-1-14 11:15

huo_xing 发表于 2025-1-14 10:03! k$ O2 J* e# @4 f- g, a
那理解错了不能这么搞。
6 _+ F/ k% @* t( ^换个思路，把输出A,B电源受控。休眠时电源关闭，通过下拉到地确认状态。

小弟有個想法，利用視窗比較器（Windows Comparator）辨別高阻抗（Hi-Z）。

VIN 用兩個等值的電阻分壓。
VIN = High，分壓點是 High，VOUT = Low。
VIN = Low，分壓點是 Low，VOUT = Low。
VIN = Hi-Z，分壓點是 VCC/2，VOUT = High。
6 x; e8 R- o7 o0 @

後面可以用多工器（Multiplexer）或邏輯閘（Logic Gate）搞出樓主要的結果。

蠢主意僅供參考！

huo_xing · 发表于 2025-1-14 11:27

超級狗发表于 2025-1-14 11:15 D% U4 Z% N* o
小弟有個想法，利用視窗比較器（Windows Comparator）辨別高阻抗（Hi-Z）。

方案理论可行，这个图上两路比较器输出线与了，不能输出高电平。需要重新设计。这种情况和我上次遇到的找模拟隔离器差不多，问题是成本能不能搞下来。
工作上有时候面对无理需求，不能太软弱。

huo_xing · 发表于 2025-1-14 11:41

huo_xing 发表于 2025-1-14 11:27
: O; Y- W4 _1 z$ w7 b方案理论可行，这个图上两路比较器输出线与了，不能输出高电平。需要重新设计。这种情况和我上次遇到的找 ...

不是比较器选择问题。是这个电路设计上不能输出高电平。
正常工作，无论Vin输入是高还是低，两路比较器中总有一个输出低的。线与后输出都是低。不能输出高电平。

aarom · 发表于 2025-1-14 11:57

提示: 作者被禁止或删除内容自动屏蔽

梦家好 · 发表于 2025-1-14 13:20

本帖最后由梦家好于 2025-1-15 11:41 编辑

传个图片，我都不会，好土，这个图片应该能够说明吧，时延得看你的速度具体是多少，可以选用不同的

huo_xing · 发表于 2025-1-14 14:02

设计思路：
1. io输出通过2个比较器确认输入状态。两个比较器有三种状态：11和00是正常模式，10是高阻模式。
2. 11和00模式控制反相器和缓冲器输入。10控制反相器和缓冲器oe。

帐号		自动登录	找回密码
密码			注册

求教，单IO怎么实现多路不同状态输出，要求实时性高，低延迟。

EDA365欢迎您登录！

评分

点评

点评

点评

点评

点评

点评

点评

点评

点评

评分

点评

点评

点评

点评

浏览过的版块

推荐内容 /1