为什么assembly_top层要画成这样？？？？？？？？？？

lofeng · 发表于 2009-9-12 16:42

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

如下图所示：

zwhappy08 · 发表于 2009-9-14 10:22

没关系的，个人爱好吧

lofeng · 发表于 2009-9-14 11:13

哦是这样的啊
看到别人用Allegro画好的PCB中，有的封装中assembly_top层是这样画的，而有的不是。有闹不明白是什么作用
这样画也太麻烦了，不知有多少朋友有这样画的？

旅客 · 发表于 2009-9-14 16:45

这样可以显示真实器件的大小及外形,而在ETCH TOP里的封装是增加补偿值后的封装。

lofeng · 发表于 2009-9-14 18:19

这样可以显示真实器件的大小及外形,而在ETCH TOP里的封装是增加补偿值后的封装。
( u) s+ r0 e8 h" Y2 @2 K: z旅客发表于 2009-9-14 16:45

这样看起来确实比较直观但是画封装时要花更多的时间，这样是否值得？

“在ETCH TOP里的封装是增加补偿值后的封装”这句不是很理解，还请详述~~

zhuyt05 · 发表于 2009-9-15 12:11

这样看起来确实比较直观但是画封装时要花更多的时间，这样是否值得？
- K0 @* z( O% ?- y( ~- W: h, n* `8 {2 |
“在ETCH TOP里的封装是增加补偿值后的封装”这句不是很理解，还请详述~~
/ I+ B. {# P t: vlofeng 发表于 2009-9-14 18:19

有些大公司封装是有专门的部门，专门人员负责制作的。如果是自己制作，那真是麻烦死

lofeng · 发表于 2009-9-16 17:51

有些大公司封装是有专门的部门，专门人员负责制作的。如果是自己制作，那真是麻烦死
% P( z$ I1 U: h/ D2 I: V& k4 T2 fzhuyt05 发表于 2009-9-15 12:11

个人使用没有办法只能自己做
等以后工作了可能会好点

zjz_103 · 发表于 2009-9-21 11:20

kan kan

帐号		自动登录	找回密码
密码			注册

为什么assembly_top层要画成这样？？？？？？？？？？

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1