|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
cadence17.2_2016 SIP 系统级别封装/ [$ z* a7 h7 ]- I" r9 A4 h3 N
7 q' s% ]% I$ a& e
4 q. `8 y4 Z' s9 s8 tSIP特点：, j* F8 U7 b2 a. w
1.可以把不同的IC集成在一块* X! j+ V/ L' n
2.可以把不同工艺的IC集成在一起: z" b) [% z6 `( W3 Z/ B6 R
3.能集成有源和无源
- e" M3 o3 g' x4.SIP内部器件可以根据需要自由组合! \+ x9 p+ w1 S" w" S8 n o" \
5.提高器件互联性能( p6 J: ?3 T; G4 j- E8 y/ N
6.基板中可以埋入有源或者无源
7 k0 U, N; @5 C, K! o7.集成一个或多个SOC
|5 [1 m" F* a, t j; L w4 zSIP设计优点：7 M2 X* K5 `, y) X# s# _
1.成本低1 v0 t% p$ v4 e3 t# p( ^7 ]
2.密度高. J& f1 R. E8 V' `$ Q
3.性能高, r% c9 S" I! |0 W' w( \3 I
4.功耗低' l0 T) B- c: J
5.设计周期短
! w( p8 L4 B9 |& @3 U8 H6.灵活性高* _6 \+ \8 d, y( Q2 P& t1 F
1 Q/ E, w& C) j3 Z' l5 K& B1 m9 Q4 J- i
2 K' |) f) a+ u, ?
' U- G' F5 Z. w2 l: G+ T+ ], f
|
|
/1 
发表于 2023-1-29 10:49
收藏
淘帖
支持！
反对！
发表于 2023-2-15 14:52