求教：为什么晶振、大电感下面任何一层都不能走线或放器件呢？

wzwang2000 · 发表于 2013-10-20 11:02

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

求教：为什么晶振、大电感下面任何一层都不能走线或放器件呢？谢谢，各位大虾。

Coziness_yang · 发表于 2015-9-24 20:31

wzwang2000 发表于 2013-10-21 23:101 q. `% J+ Y5 k' F
我也觉得只能用电磁理论来解释了，但是有没有人仿真过啊，毕竟耳听为虚嘛。

这个东西不是很好仿真，属于EMI方面的东西。

amao · 发表于 2013-10-21 10:12

本帖最后由 amao 于 2013-10-22 14:28 编辑

n年前的一个硬件人员，发现精振下面走线被干挠得很利害，那时是2层板，经review后，决定晶振下面不走线了,(注意晶振与晶体是不一样的)最后形成了一个规范。但对多层板有几个完整的copper隔开的话，非要走也是可以的。电感由于线圈的产生的磁力线很强,最好就不要走了

criterion · 发表于 2023-2-9 18:30

王开鑫55 发表于 2016-5-10 11:21- b6 i! d0 \$ J
是否是所有电感都不走，没确定这个大电感指得是啥，谢谢！

所以PMIC跟射频收发器
摆件时若不同面不要重迭
因为会使大电感跟射频走线或组件重迭进而干扰
电感因为是磁场哪怕有Main GND都挡不住
再者重迭的话会使热都积在板子内容易有板子过热问题

wzwang2000 · 发表于 2013-10-21 23:10

amao 发表于 2013-10-21 10:12
$ o3 S5 x$ p: C0 }, ?: u3 {n年前的一个硬件人员，发现精振下面走线被干挠得很利害，那时是2层板，经review后，决定晶振下面不走线了。 ...

我也觉得只能用电磁理论来解释了，但是有没有人仿真过啊，毕竟耳听为虚嘛。

willyeing · 发表于 2013-10-23 12:36

晶振仿真是有点难度的。

susicguns · 发表于 2013-10-23 15:20

因為容易受干擾!!所以小心一點比較好

LUCY · 发表于 2013-11-6 16:43

除了放晶振的那层，其它层走过很多次，没发现什么影响

810782352 · 发表于 2013-11-14 00:01

贴片晶振四层以上的背面可以有，但中间要有完整的地层隔开，直插的因为贯穿底层，底层引脚周围包地完才能走线，但底层包地空间就占据了晶振地面大部分空间了，所以就不再走线了。。

owencai · 发表于 2013-11-26 16:47

走线是可以的，但是还要看什么信号线，数据线，CLK线可千万避开这个“脏”地方，要不然会有问题，本人就有过样的失败，将CAMERA的CLK线走到DC-DC那个振荡电感下面，结果开始照相的时候（200W像素）就会出现干扰！

九月雨江南 · 发表于 2015-9-24 19:36

感谢前辈的分享

DK_nemo · 发表于 2015-9-25 20:05

电感这个主要是电磁场方面的，可以看一下电感周围磁场的分布隔离地都很难完全消除影响

461412460 · 发表于 2016-4-21 15:38

了解了解

womi1989 · 发表于 2016-4-23 17:47

电磁场电磁波的基本理论，电磁感应严重~然后就会耦合上感应电压电流~

王开鑫55 · 发表于 2016-5-10 11:20

这个大电感值指得是值在什么范围，还是实物体积大

王开鑫55 · 发表于 2016-5-10 11:21

amao 发表于 2013-10-21 10:120 f2 h6 b" Y) ?
n年前的一个硬件人员，发现精振下面走线被干挠得很利害，那时是2层板，经review后，决定晶振下面不走线了,( ...

是否是所有电感都不走，没确定这个大电感指得是啥，谢谢！

帐号		自动登录	找回密码
密码			注册

[仿真讨论] 求教：为什么晶振、大电感下面任何一层都不能走线或放器件呢？

EDA365欢迎您登录！

点评

点评

点评

点评

推荐内容 /1