EDA365电子论坛网»电子社区 › EDA工具&PCB设计› Cadence Allegro论坛

Cadence Allegro论坛今日: 5 |主题: 34040|排名: 7

版主: superlish, flyingc381, huxiao119, dzkcool, alexwang, 這侽孓譙悴丶, 阿杨, eda_lxp, peter1121, 紫菁, Heaven_1

推荐主题

1 ... 57 58 59 606162 63 64 65 ... 1362 / 1362 页下一页

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


高速线内外层Shape to Line 间距不一样 6人参与	哼哼唧唧 2023-7-26 13:35	10 1116	chloeyee 2023-8-14 16:58
有没有能自动检查非地网络via被开窗了的Skill？求分享，谢谢！ 7人参与	leoyin 2023-4-20 21:13	10 1061	will0104 2023-8-14 16:28
信号频率和上升沿与走线长度的关系 2人参与	tyoliver 2023-8-14 10:57	2 415	dzkcool 2023-8-14 15:32
《SI仿真与测试训练营》 2人参与	maogr 2023-8-12 23:43	2 588	七彩雨 2023-8-14 15:01
电巢app里怎么找不到各个板块的论坛了 1人参与	lou1232003 2023-8-14 10:33	2 397	lou1232003 2023-8-14 13:36
《SI仿真与测试训练营》 1人参与	maogr 2023-8-11 22:47	1 343	Sleep_xz 2023-8-14 11:37
《SI仿真与测试训练营》 1人参与	maogr 2023-8-13 22:50	1 281	yinhaolin123456 2023-8-14 09:01
allegro17.4安装功能缺失 1人参与	Dc2023081212a 2023-8-12 07:48	1 344	Dc2023081212a 2023-8-12 07:48
我嘞个去！发现spb17.4和有道词典有冲突！ 10人参与	tangqianfeng 2021-3-30 14:19	11 1925	yinhaolin123456 2023-8-11 18:16
求一份MIPI C-PHY 的LAYOUT 资料 4人参与	xiahang 2023-4-29 16:48	4 780	xiahang 2023-8-11 17:02
allegro 層面優先調整. 2人参与	aarom 2023-8-11 02:07	2 657	ccwwbb2013 2023-8-11 08:29
PCB封装的一个管脚能有几个管脚编号吗？ 5人参与	shelly_eda 2023-7-31 15:36	8 709	milaoshu9191 2023-8-10 19:49
PCB板厚控制 7人参与	Andromedanalog 2023-7-18 15:01	7 553	Andromedanalog 2023-8-10 16:19
allegro 盲埋孔镜像? 4人参与	xiaoshi_6 2014-5-11 11:01	4 1277	姽婳涟翩 2023-8-10 14:07
Allegro X 22下载地址链接：https://pan.baidu.com/s/1cedzHuofGJ6gMeiOj2wp6g?... 9人参与	官人不在家 2022-11-7 23:22	8 1081	cxt668 2023-8-10 09:34
allegro 17.2 內附軟體和CAM350 連動, 完成GERBER至DFX一鍵檢查. 7人参与	aarom 2023-1-25 16:17	9 1207	yinhaolin123456 2023-8-10 09:01
Skill菜单栏里的命令能不能写进env里做成快捷键呀 6人参与	韶年shawn 2023-7-26 14:55	7 750	max192 2023-8-9 16:38
allegro怎样设置允许静态铜皮而不允许动态铜皮 7人参与	萧翔 2023-8-8 15:44	7 694	EagleJi 2023-8-9 15:56
用eagle画原理图，不能放置节点不能形成网络是怎么回事？怎么解决？ 2人参与	qianzhihe_1 2023-8-9 10:40	2 368	qianzhihe_1 2023-8-9 14:00
cadence原理图与PCB无法关联 8人参与	皇启恒king 2023-7-31 11:12	8 1503	皇启恒king 2023-8-9 10:07
allegro 更新封装失败问题 10人参与	digitzing 2023-7-25 14:23	10 1530	zc333 2023-8-8 15:09
Layer2到Layer3的core是5.1mil，可以用0.1mm的2阶埋孔吗？求解~~ 6人参与	leoyin 2023-8-2 13:12	12 512	pcb设计worker 2023-8-7 14:11
win11系统装16.6卡吗? 8人参与	wolf343105 2023-7-24 13:50	17 885	wolf343105 2023-8-7 12:00
分享-Cadence Allegro PCB相同模块布局布线的复用方法 5人参与	Cadence_skill 2023-8-5 09:51	2 2333	wang7940q 2023-8-7 11:47
allegro17.2等长里的单位ns怎转换为mil 6人参与	hu311 2020-9-23 17:45	7 3016	jxhuanglj 2023-8-5 22:40