找回密码
 注册
关于网站域名变更的通知
查看: 2696|回复: 6
打印 上一主题 下一主题

DDR3端接问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2014-6-16 13:28 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
请教下给我大虾,DDR3端接问题。
: y. j2 v2 i( F1 V5 z* e1 u/ i* y  p- u& V& X! {2 c( B& ?
自己发现 在INTEL 给的DATASHEET上的使用DDR3 SDRAM颗粒时候 都会要求使用端接电阻。就是用0.75V上啦的。平时在做Intel cpu时候使用就都加了端接。8 i# [- c% J# j' Y+ _% h3 t/ o5 E6 d7 s
最近自己看到有的显卡,或者ARM原理图上使用DDR3 SDRAM时候没有加端接电阻。$ z: N7 R5 l4 ?1 }+ b) B; g6 U8 K
4 C  S8 G1 P# b0 q4 d4 C) L& [
请大家赐教,这有什么区别

该用户从未签到

推荐
发表于 2014-6-24 15:18 | 只看该作者
数据线没有的原因是因为DDR3的ODT功能,会将内部的上拉电阻打开,地址、控制线还是需要你自己外部接的。主要的原因还是考虑到阻抗匹配的问题,防止信号的反射,振铃。

该用户从未签到

推荐
发表于 2014-6-16 15:15 | 只看该作者
数据线没有,但是地址、控制线应该有吧。除非内部已经做了。
  • TA的每日心情
    开心
    2020-1-19 15:16
  • 签到天数: 1 天

    [LV.1]初来乍到

    3#
    发表于 2014-6-16 21:05 | 只看该作者
    驱动能力够就不需要,不一样的设计。

    该用户从未签到

    4#
     楼主| 发表于 2014-6-16 21:20 | 只看该作者
    afande 发表于 2014-6-16 21:05
    4 t% L9 K* ?* O  P* J驱动能力够就不需要,不一样的设计。
    ' ]' O5 c  C7 x. d5 ~# d0 I
    thanks very much

    该用户从未签到

    6#
    发表于 2014-6-26 20:07 | 只看该作者
    wangyiqun823 发表于 2014-6-24 15:18: f( ~% d1 d4 Q4 g. J
    数据线没有的原因是因为DDR3的ODT功能,会将内部的上拉电阻打开,地址、控制线还是需要你自己外部接的。主 ...
    9 C/ w8 r  _% f! ]1 r$ z, K
    说的很对!对于双向的数据信号,发明的ODT技术,节省了很多上拉电阻和PCB面积!
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-8-21 13:22 , Processed in 0.109375 second(s), 25 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表