关于在SIGRITY中处理trace和shape结果差异的疑惑

xhyzjiji

在实际的仿真中，当我把PCB板上的trace转给shape后T提取Z参数，POWER SI仿真结果相比较直接作trace处理存在一定的差异性。
. Z4 T" i3 ]9 B: B# b. l% t这个在高频时候的考虑我还认为可能是作为TRACE和平面的计算公式不一样所导致，后来在POWER DC中计算直流电阻都有很大的差异。
( C; |+ b; W$ A& k0 X9 V5 U! k/ _当时的回路电阻trace改shape之前为13毫欧左右，改了之后就12了，差别1个毫欧。
我换了几个PCB文件之后仍然存在。
% _) `# I" w+ s0 P! m
( \% Z! }* r7 F0 q) x可否有人帮忙解释一下？
' P" S* Y7 i  F9 C: _9 g2 I* C在POWER SI中差异的理论支撑来自哪里？
在power dc中回路电阻的差异又来自哪里？
4 ]/ k+ X" v& C+ z9 W7 f( y- j