同志们，ECOTOPCB和发送网表给LAYOUT有什么区别，我感觉功能一样呀，没有哪里不一...

15818550922

例如我画好的原理图，我其实可以直接ECOTOPCB到LAYOUT，这样比输出网表再导入到PCB快很多呀，为什么有些人要先导出网表，再从LAYOUT导入呀，谢谢

shj学海无涯

ECO是工程更改，比如说的你的PCB画好了，想修改原理图某些线路，更改后同步也修改PCB

15818550922

shj学海无涯 发表于 2014-5-29 08:15
& S# H7 t- K  n: aECO是工程更改，比如说的你的PCB画好了，想修改原理图某些线路，更改后同步也修改PCB

6 n+ T& K8 V) g  P) ^那我修改的原理图，我也可以发送网表过去，修改PCB呀，

chloezhy

导入ECO会改动变更的地方，没修改部分的布局和走线都会保持原样，不会出现错误。如果直接导入ASC的话，个人觉得相当于是两个PCB的叠加了，会提示你很多器件reused，还有那些被你删除的部分会还在PCB上，这就没有达到更新PCB的目的，不仅如此还会有其他问题。两种方法你试一下就可以看到区别。

李明宗伟

这个我深有体会，也谈谈我的看法吧，有不妥之处，请高手教正。

0 O% q$ o6 q- ^2 @最近刚好需要改别人的一个板子，到我手上的资料有原理图和PCB文件。
! r4 h- ^/ i0 l: e/ x0 }
& O- p8 C& e$ D按照我之前用Allegro+Orcad的经验，改好原理图后，我是肯定是要生成网表，再导入PCB。

6 C$ k( P+ F6 q3 i要想成功生成网表并导入PCB，首先是要设置好logic和layout的库。
/ U! q( K) V; _6 {
) g9 J; ]1 J8 ]( q3 ]6 @' p( o9 u; ~但是我没有库文件，所以就从原理图导出part和CAE Decal，从PCB导出PCB Decal，组成一个完整的库。

# q0 Y+ w( f1 C; _1 f# J2 r. y% q之后设置好原理图和PCB的库。修改好原理图后，就生成网表，导入PCB。后来发现完全不行！！
+ W" @( H: B8 q/ r  @
' k1 F- d- H! U/ y6 Y生成网表报一堆错，导入PCB又报一堆错，根本不能用啊！！
! f- J" ^, t! k) d% s9 s
折腾半天也不行，后来同事指点用ECO，直接在原理图改，直接ECO到PCB，不管什么库了，就行了，好用的很啊。
- V4 x5 Y4 Q& w+ D: d0 ~$ l
后来反省，应该是导出库的时候已经是有很多问题了，只是没有报出来而已；
7 @6 O7 U; r2 @! q* y
4 g7 F. G1 u0 u& Y1 {但反过来想，这个也是PADS的库搞得太垃圾导致的。什么PART、CAE Decal等等繁琐概念，而且很多人做库不规范，如此种种，才有今日结果。
2 d* [2 C+ |( U% X' q5 i" [
总结一下：凡是改别人的图，都用ECO；若有新元件，就单独搞个库来放新元件，之后还是用ECO。ECO可以最大程度保持原图的东西，而生成网表就会丢失很多东西。

578618770wts

李明宗伟 发表于 2014-6-12 21:21
) y6 y# C7 h8 |% N8 l) C这个我深有体会，也谈谈我的看法吧，有不妥之处，请高手教正。

6 q. }7 m  N1 d: ^- }最近刚好需要改别人的一个板子，到我手上 ...

很有用，很受教。顺便问一句，你这是李宗伟的粉丝么？

zhoujie

非常同意5楼说的：但反过来想，这个也是PADS的库搞得太垃圾导致的。什么PART、CAE Decal等等繁琐概念，而且很多人做库不规范，如此种种，才有今日结果。就是PADS做封装和对应封装超麻烦，LAYOUT中不能随意增加焊盘，还必须做封装。

无涯

这个应该是历史原因，以前只能从原理图导出网络表，然后PCB那边导入。后来才有了Pads Logic和Pads Layout的联动功能，以前的导入导出网络表依然保留，爱用哪个用哪个。

lingyun08

有器件改动，管脚改动，网络改动，一系列原理改动的，适合用ECO，此时选择网表导入，只会提示你有哪些元件，管脚，网络等有问题，修改起来很繁琐，而ECO对比是so easy就解决问题。而画好原理图之后直接ECO到PCB中不用logic和layout的关联性，布局会麻烦，仔细分析你所需要达到的目标才能选好你要使用的解决手段。