找回密码
 注册
关于网站域名变更的通知
查看: 3578|回复: 11
打印 上一主题 下一主题

弱弱的问一下大神:ic封装设计所用到的软件有哪些啊

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2014-4-16 20:32 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
有没有大神给讲讲ic设计的流程,及所用软件,跪求

该用户从未签到

推荐
发表于 2014-4-21 22:40 | 只看该作者
本帖最后由 yuju 于 2014-4-21 22:45 编辑
6 j+ K+ J7 h& ?+ ]: F' x5 u) Y  U& N1 J' f
apd, sip, epd, upd,mentor,    CAD also can do it, etc.

该用户从未签到

推荐
发表于 2014-4-21 14:27 | 只看该作者
IC设计需要用PADS软件。高速的用CANDENCE。都可以的。  先用PADS把芯片的封装做出来。并布好芯片的FINGER,然后把芯片复制到你要封装的PAKGE。摆好FINGER,与基板上的引脚相连,就可以了。不太会组织语言,不知是否明白。还有什么问题可以问我。

该用户从未签到

4#
 楼主| 发表于 2014-6-20 07:37 | 只看该作者
annahu22 发表于 2014-4-21 14:27
3 D" d, Y( G3 C+ _& C% |+ @( N+ G/ ?2 IIC设计需要用PADS软件。高速的用CANDENCE。都可以的。  先用PADS把芯片的封装做出来。并布好芯片的FINGER, ...
, E1 U/ [% \2 z
我这样理解对吗,用candence或者pads设计芯片的封装外壳(也就是封装的package),封装finger其实是与基板管脚(键合指)相对应的,但并不是基板上的管脚,封装的finger与基板的finger要用键合线连接。也就是说基板设计与ic封装设计是独立分开的,基板更偏向于pcb设计?
) R! V; o- M2 z* I9 _下面有几个问题:
2 j# e6 [4 C1 k  `! `/ o, s1.芯片或者说die可以直接焊接到封装上,可以不用基板?& Z/ g9 f2 a  \
2.还有candence软件里面有package designer和SIP,这两个软件功能上的区别是什么。

该用户从未签到

5#
 楼主| 发表于 2014-6-20 07:38 | 只看该作者
yuju 发表于 2014-4-21 22:40$ c% c7 i* A2 ^9 ^
apd, sip, epd, upd,mentor,    CAD also can do it, etc.
8 f2 N9 l6 G9 Y( N7 }
同样的问题,问大神.4 u0 R* t8 P7 g" D
我这样理解对吗,用candence或者pads设计芯片的封装外壳(也就是封装的package),封装finger其实是与基板管脚(键合指)相对应的,但并不是基板上的管脚,封装的finger与基板的finger要用键合线连接。也就是说基板设计与ic封装设计是独立分开的,基板更偏向于pcb设计?6 u: r$ V- C, v& D$ \2 X
下面有几个问题:) A/ {. ?/ ^5 m# `3 n
1.芯片或者说die可以直接焊接到封装上,可以不用基板?% ]* R9 G( D6 N! E" H+ |
2.还有candence软件里面有package designer和SIP,这两个软件功能上的区别是什么。

该用户从未签到

6#
发表于 2014-8-28 09:28 | 只看该作者
史努比 发表于 2014-6-20 07:37( Y7 u$ C3 \6 E( V8 j1 S
我这样理解对吗,用candence或者pads设计芯片的封装外壳(也就是封装的package),封装finger其 ...
1 J) _0 v( \0 e5 ^4 g5 x3 }
给你推荐一本书,看一下。Candence系统级封装设计 -----Allegro SIP/apd设计指南。看一下。就会有CANDENCE做IC设计啦。

该用户从未签到

7#
发表于 2015-2-4 11:21 | 只看该作者
annahu22 发表于 2014-8-28 09:28; y; |) E3 a! z! h8 ^% c
给你推荐一本书,看一下。Candence系统级封装设计 -----Allegro SIP/apd设计指南。看一下。就会有CANDENC ...
$ \; C+ M# i# O$ k; w4 H* F  s7 ?4 s$ L  j
能够发来用用吗 确实没有百度到。4 q- o9 R& x; f! I

该用户从未签到

8#
发表于 2015-4-3 00:02 | 只看该作者
ai吃芒果 发表于 2015-2-4 11:21
/ `: j# W7 `' C% I能够发来用用吗 确实没有百度到。
$ I6 g! O+ M/ |5 M" G
看这本《Cadence系统级封装设计:Allegro SiP/APD设计指南》,cadence用于系统封装的软件操作教科书# `$ e! ]& u4 H

该用户从未签到

9#
发表于 2016-12-27 09:18 | 只看该作者
《Cadence系统级封装设计:Allegro SiP/APD设计指南》 可见里面的例题有没有

该用户从未签到

10#
发表于 2016-12-27 09:19 | 只看该作者
841115471@qq.com 有的麻烦给一份 谢谢

该用户从未签到

11#
发表于 2019-5-4 14:02 | 只看该作者
package designer主要针对单颗die,SIP针对多个die还可以有被动器件

该用户从未签到

12#
发表于 2020-9-24 20:27 | 只看该作者
史努比 发表于 2014-6-20 07:38
7 _; ]' m9 D; [同样的问题,问大神.
. s# t$ [! ~6 \8 a2 b0 `我这样理解对吗,用candence或者pads设计芯片的封装外壳(也就是封装的package) ...

! v0 F# ~9 f* Z* ^! ?8 |DIE可以直接上在基板上像FC的产品就是直接背贴的
' f; N+ R# \0 C" ASIP是 system in package和package不一样
, |* P4 [: ~9 o1 W- S9 V
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-24 11:32 , Processed in 0.171875 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表