|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
PCB设计技巧常见问题分析（1）1、
6 R; g' V. l# R {/ j如何选择PCB板材？" c5 D/ l3 t) Y9 t2 g
选择PCB板材必须在满足设计需求和可量产性及成本中间取得平衡点。设计需求包含电气和机构这两部分。通常在设计非常高速的PCB板子(大于GHz的频率)时这材质问题会比较重要。 例如，现在常用的FR-4材质，在几个GHz的频率时的介质损(dielectric loss)会对信号衰减 有很大的影响，可能就不合用。就电气而言，要注意介电常数(dielectric constant)和介 质损在所设计的频率是否合用。
6 I( O7 B/ I) W" h
! @. [' n, f `4 h3 b! R2、如何避免高频干扰？ $ |- {; u8 O; `9 X$ s5 V
3 s$ X: r4 e. u, ]
避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串扰 (Crosstalk)。可用拉大高速信号和模拟信号之间的距离，或加ground guard/shunt traces 在模拟信号旁边。还要注意数字地对模拟地的噪声干扰。 1 q0 e) F4 {/ |* e/ c+ s
" j( }+ k/ g7 v9 d, o* m3、在高速设计中，如何解决信号的完整性问题？
r) w: B0 A. K" D' n' A: E$ J8 i6 e% K
信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗 (output impedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。
! p6 s! A2 ^% q4 I: F/ y
. w/ K$ \# V( D0 M( z4、差分布线方式是如何实现的？
1 @& m0 C' S8 t5 S$ A Z% Z5 `+ @: F3 _
差分对的布线有两点要注意，一是两条线的长度要尽量一样长，另一是两线的间距(此间距 由差分阻抗决定)要一直保持不变，也就是要保持平行。平行的方式有两种，一为两条线走 在同一走线层(side-by-side)，一为两条线走在上下相邻两层(over-under)。一般以前者 side-by-side实现的方式较多。 - K2 L: z; W+ m! i( W. x
2 _! L6 r) f3 Z9 x4 y6 Y, {
5、对于只有一个输出端的时钟信号线，如何实现差分布线？ 5 [7 O; C/ Z7 ^$ |
& N% v( W! I! i3 K
要用差分布线一定是信号源和接收端也都是差分信号才有意义。所以对只有一个输出端的时 钟信号是无法使用差分布线的。
& I/ j6 ~" m$ O- m' L- d ( L, l* j# F0 P- [: K
6、接收端差分线对之间可否加一匹配电阻？, ?2 D& \! H" S& G; G/ i
接收端差分线对间的匹配电阻通常会加, 其值应等于差分阻抗的值。这样信号品质会好些。
0 Z/ Z3 o" O' j9 i+ s' O 0 I% V/ I: a: `3 T ~0 o, p+ L
本文出自：PCB抄板资料站 |
|
/1 
发表于 2008-8-25 17:36
收藏
淘帖
支持！
反对！
楼主