PADS LOGIC“严谨”神话被打破！

vmax

一个很熟悉的电路，用pads LOGIC画的，检查PCB图无意中发现同一IC引脚的1、2脚被连接在一起，而原理图明明没有连接？检查PADS LOGIC发现这2个脚虽然没连在一起，网络号居然是一样的！同样的错误目前发现3处。用i命令也检查不出来。估计是PADS9.5的BUG，或者特定操作导致的。虽不常见，但是这个错误很严重，一旦出现，板子报废

zhishusong

16.3 原理图从来不出问题，当然我不仿真的， 只导网表给allegro与PADS layout.

jimmy

发生这个情况有两个原因：
6 V" W5 U% {! @/ r$ Z9 Z; F1，库创建时你把那两个脚指定为信号管脚，分配成同一个网络。
2，原理图的栅格没有设置好，之前连错，然后删除，但由于栅格没设好，存在线头，默认还保留有原先的网络

无图无真相。我用logic画了10多年的原理图，我觉得logic不会出现这种低级问题的，因为我用9.5也已经两年多了。一直没出现。可能跟我良好严谨的设计习惯也有一定的关系

vmax

jimmy 发表于 2014-3-26 13:09
你把其余器件和电路删掉，只保留这一块有问题的原理图发上来，自然就可以查到了。

6 S9 |8 I( r; R, _没有意义，我点击该网络线，发现网络号是可以自由选择的，也就是说可以手动设定为现有网络号中的一个。但实际上该板子我没有手动设置某条线的网络。

dali618

JIMDENG

- x+ t6 f3 S/ g
+ F" v8 E) S; s8 O0 ]有点怕啊！网络号居然是一样的！那当然软件认为是同一条路啦！原理图检查这个环节不能少啊。

denniszeng

库创建时你把那两个脚指定为信号管脚，分配成同一个网络。;

这个很有可然.

vmax

jimmy 发表于 2014-3-26 10:10
发生这个情况有两个原因：
) l) p6 N1 @) Q3 R' x; ^1，库创建时你把那两个脚指定为信号管脚，分配成同一个网络。
2，原理图的栅格 ...

第1个没可能，第2点有可能。下次看来要特别留意了。

jimmy

vmax 发表于 2014-3-26 12:14
第1个没可能，第2点有可能。下次看来要特别留意了。

) B6 @* |0 u. `7 s) w   你把其余器件和电路删掉，只保留这一块有问题的原理图发上来，自然就可以查到了。

杨悦兮

又不把图传上来还说没有意义？最简单的一句话有图有真相。
% L4 {( ~$ `7 A: }- q- M- k, L6 t/ I觉得大师说的第二点应该是这个原因，我反正是遇到过。
  B6 a. j* q4 a5 H0 j2，原理图的栅格没有设置好，之前连错，然后删除，但由于栅格没设好，存在线头，默认还保留有原先的网络  

sony1230

我相信Powerlogic没有这个问题，但个人比较喜欢ORCAD,也用了十年了现在用16.3,比之前的版本严谨许多了

jacobf

饭牛

上传文件来查一下.
用了好多年的 PADS Logic 从来没发出过这样的事情.

willyeing

我遇到过时自己不小心，连上了没删除彻底导致，跟软件无感，pads感觉是个非常不错的软件，从2001就开始用了

杜晓

无图无真相~