过孔问题

0aijiuaile · 发表于 2014-4-12 08:19

1.上面于争老师说的moat槽问题；
2.你自已所说的参考面不一致问题，由于没有叠层，我们无法看到。如果是参考两个不同平面那肯定会耦合更大的回流电感，电源噪声也会有，EMI、串扰也会有；
3.上面也提到的STUB问题，但对于此信号来说，主要影响在于振铃，不会有较大的本质的影响；主要还是因为你的信号频率不高的原因，如果太高，就不止这些了。10G以上的高速SERDES会因为这样长的STUB而失效，且无法补偿。
4.还有一点，老生常谈，为何不能少两个过孔呢，走线尽量优化，少打过孔。

0aijiuaile · 发表于 2014-4-12 08:26

sunpeng7801567 发表于 2014-4-9 15:11
' X2 ^0 O5 h6 \4 ^恩，是的，内电层我用的是正片，要是负片的话就可以了是吧？于老师（附件的图是内电层用的是负片 ...

看你的图好像是用的cadence，但又把pin number打开。负片是可以执行规则的，当规则大于负片的anti pad时，会采用规则的间距设置。且如果你想显示负片的规则，setup里要勾选thermal选项。
上面一位兄弟的问题，10mil via-shape的间距是否可以：一般经验是不低于4mil都可以，满足板厂工艺要求就好。当然，如果板子简单，可以间距大点，这样选择的板厂的范围也会大，价格也会更便宜。

sunpeng7801567 · 发表于 2014-4-13 17:52

0aijiuaile 发表于 2014-4-12 08:19. b4 a& w8 a! D' i C
1.上面于争老师说的moat槽问题；$ v* e2 u$ V7 D: L- O
2.你自已所说的参考面不一致问题，由于没有叠层，我们无法看到。如果是参 ...

非常感谢你的解答，这组数据要换层，所以不得不打过孔.

sunpeng7801567 · 发表于 2014-4-13 17:54

sunpeng7801567 发表于 2014-4-13 17:52- p6 ]( f5 V7 ?& ?$ t( b/ ^) i
非常感谢你的解答，这组数据要换层，所以不得不打过孔.

这是叠层，过孔是从顶层打到底层的

sunpeng7801567 · 发表于 2014-4-13 17:56

0aijiuaile 发表于 2014-4-12 08:26$ {' }" H0 ^% W* O; ^* f) s
看你的图好像是用的cadence，但又把pin number打开。负片是可以执行规则的，当规则大于负片的anti pad时 ...

负片在哪里设置规则呀？

0aijiuaile · 发表于 2014-4-13 20:36

sunpeng7801567 发表于 2014-4-13 17:52
( b/ Y" s1 c& e, B非常感谢你的解答，这组数据要换层，所以不得不打过孔.

我是指的白色的走线上面的三根线，可以在内层往下出线，右边三根内层线向右，这样或许可以不用反复换层了。

0aijiuaile · 发表于 2014-4-13 20:38

sunpeng7801567 发表于 2014-4-13 17:56) M* d f% s( y+ A6 l6 _5 W
负片在哪里设置规则呀？

规则一样设，但负片会ANTI PAD和规则同时起作用。

sunpeng7801567 · 发表于 2014-4-13 20:48

0aijiuaile 发表于 2014-4-13 20:38
; s% O" L# h$ B规则一样设，但负片会ANTI PAD和规则同时起作用。

我是说在哪里有设置的地方ya

0aijiuaile · 发表于 2014-4-13 21:17

设置规则不是一张图能解决的，你论坛上搜索找一下

sunpeng7801567 · 发表于 2014-4-17 08:36

0aijiuaile 发表于 2014-4-13 21:17
d7 M9 T9 T5 t9 j) w. x! H设置规则不是一张图能解决的，你论坛上搜索找一下

好的，谢谢啦

帐号		自动登录	找回密码
密码			注册

[仿真讨论] 过孔问题

推荐内容 /1