DDR3_1066M仿真问题

xiao_layout

在做DDR3仿真的时候，眼图电平明显高于750MV。开始以为是ODT的终结所致，后将终结和拓扑删除部分简化仿真。发现output的输出还是高于750MV。如下图：       。
, U3 q3 o; D1 G1 h上面是删减后只挂两片的DDR的眼图和拓扑，还是高于750MV。
  下面是完整的拓扑和眼图：
% d. a4 `" o. E* C


不知道什么原因。DDR3的眼图电压应该在250MV-1250MV之间。不知道我的为什么偏高。
     求大侠解释。

xiao_layout

cousins 发表于 2014-2-12 11:30
用点到点的方式做一下，通常这种直流偏置出现偏移，是driver buffer和receiver buffer的level不同步造成的 ...

mt41j256m8hx.rar (2.48 MB, 下载次数: 159)

2014-2-12 11:35 上传

点击文件名下载附件
下载积分: 威望 -5

  附件为DDR的IBIS模型及手册。你可以看下。直流偏置应该就是1.5v

cousins

将v6的ibs文件里[pin]内容下添加以下参数
[Diff_pin]  inv_pin     vdiff     tdelay_typ     tdelay_min    tdelay_max

' f4 n( E# s  U, m3 X: r- d" D主要添加DIFF_PIN 和INV_PIN就可以 vdiff填为350mV吧，具体多少你要看你的规格书有没有提到，没有提到就先填这个值，但是好像对结果没太大影响
后几个参数可以舔为NA
" n" U" ~. b# o+ t仿真中改变驱动能力你要选择对应的model selector
置于正确的改善方法应该是越远端负载的走线阻抗就越要调小，原因是远端负载的容性负载增大，要减小塌陷就要减小特征阻抗来改善上升延时造成的塌陷。

cousins

我猜是你的模型问题。
只是猜而已，virtex6 driver的buffer不清楚你选的是哪个drive level。
. a. G: l- q2 v+ U你可以试试直接用最简单的点到点的方式看看DC LEVEL，然后再去check ibis的default model。
& z4 ^8 q) ^- A4 @6 F- i( L

xiao_layout

cousins 发表于 2014-2-12 11:13
我猜是你的模型问题。
9 _0 J8 d' V0 o$ \只是猜而已，virtex6 driver的buffer不清楚你选的是哪个drive level。
* j5 k: k! y, k  ]0 X你可以试试 ...

$ P; _8 v/ `. l& D6 m  O ，如图为DDR和virtex6 的driver。DDR电平类型SSTL。
我查看模型将1.5V的IO的driver都试过。都差不多。在这个问题上纠结很久了。

cousins

用点到点的方式做一下，通常这种直流偏置出现偏移，是driver buffer和receiver buffer的level不同步造成的。
( P2 ^4 T5 g8 J5 @- p* K你这个是micron v69a的模型吧 不知道你用的是1.35V还是1.5V的level
virtex应该为1.5V的output吧

cousins

我看你的ibs里针对mt41j256m8hx这个型号，只有ODT_INPUT这个buffer model吧
) ~5 e  c' A: V6 {6 ^而且也没有相应的model select描述说明要选40ohm_ODT_1066这个buffer model啊，这只是个submodel，都不具备input规格的。你为什么要选这个buffer？

xiao_layout

cousins 发表于 2014-2-12 12:36
, h. F8 W1 R; R$ q: ?' T我看你的ibs里针对mt41j256m8hx这个型号，只有ODT_INPUT这个buffer model吧
而且也没有相应的model select ...

我选择这个model是因为去做一些阻抗匹配来改善眼图。例如
# j" B) `* s- c6 a 我在做数据线时。
9 j5 q5 m2 N% N0 ?% B, o我选在DQ40_ODT40_1066的仿真眼图明显比选在DQ40_1066要好，可以明显改善过冲。
9 V% h0 V" X( X1 ?, }$ I# n我也看了下你说的那个问题。我选在的那个model的确是一个submodel且没有标示具有INPUT属性。
但是我想它列出的子model应该是可用的。这也是ODT的一个buffer啊？只是匹配不一样。
3 m+ D+ p; V* J& d6 ]" Z6 K7 _

xiao_layout

xiao_layout 发表于 2014-2-12 13:41
我选择这个model是因为去做一些阻抗匹配来改善眼图。例如
我在做数据线时。
我选在DQ40_ODT40_1066的仿 ...

帅哥，谢谢。我终于知道了。地址是单向传输智能选INPUT。数据线时I/O属性 可以去选择匹配。我选INPUT波形就正常了。开始模型没有弄明白。

xiao_layout

cousins 发表于 2014-2-12 11:30
用点到点的方式做一下，通常这种直流偏置出现偏移，是driver buffer和receiver buffer的level不同步造成的 ...

谢谢，查找到原因了。的确是模型错误。还有个问题请教下：我在仿时钟线的时候。由于V6的模型没有附上，所以时钟驱动不是查分，我自己调用个查分驱动，但是在付模型时发现在模型里面没有输出的模型。但是在选择output、IBIS i/O时，可以看到V6的output的模型。我怎么能为我的驱动附上。2.我在仿真时发现我的上升沿和下降沿均有塌陷。可能是布线太长，负载容性太大。我怎么改变驱动能力？

clovep

楼主，可以上传一份完整pcb和ibis的模型吗，初学者，各种资料不全，谢谢分享

ABCLSL

:):):):):)