找回密码
 注册
关于网站域名变更的通知
查看: 2002|回复: 22
打印 上一主题 下一主题

请教个FPGA和其他芯片对接的问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2013-12-31 08:58 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
现在有一款视频解码芯片要接到FPGA上去,这个POWDN管脚是怎么接到FPGA上去呢?是直接接线上去?还是要接个电阻什么的???求大神开导!

NM8RE7G5UJ1YW}LCV3T_ALB.jpg (78.12 KB, 下载次数: 3)

NM8RE7G5UJ1YW}LCV3T_ALB.jpg

该用户从未签到

推荐
发表于 2014-1-9 12:38 来自手机 | 只看该作者
helloyoung2008 发表于 2014-1-8 22:560 ], U" W7 A7 q' |; f* o
给你正解:" S$ S5 z7 _, X7 U9 ]3 x
1. 需要确认两边电平是否匹配,如果相同电同,直接连上去。0 I4 t. w. q$ K& `+ c7 U# Y  l# }$ D
2. 需要确认视频解码芯片PWRDOWN ...
- {& q( Q6 A( h/ n7 e
赞同,板级设计的高手!

该用户从未签到

推荐
 楼主| 发表于 2014-1-1 13:48 | 只看该作者
bluskly 发表于 2013-12-31 14:50" V, K' X8 U. N% O
这个PIN是低电平有效的,你得看一下你FPGA上电以后IO口是什么电平?你FPGA起来以后,要不要把这个芯片关掉 ...

% v8 J! f6 {% q4 Y是这样子的,FPGA要接2块解码芯片,一块是DVI解码,一块是PAL解码。而实际工作的时候只有一路视频输入。所以,当只有DVI视频输入的时候,为了节省功耗,利用FPGA控制把PAL解码芯片POWERDOWN掉,也就是把ADV7180关掉。现在设计是这样子的,启动的时候把2块解码芯片都开启,然后根据视频输入情况再决定是否关掉。 FPGA和解码芯片的电平标准都是3.3V.这样的话,是不是可以直接把pwrdwn管脚接到FPGA上,而不需要接上拉电阻呢?另外问下确定FPGA BANK的电平标准是不是看接到FPGA上的芯片中DVDDIO的电压值?期待您的回复!

点评

每个bank都有他的IO电源的,很多FPGA都可以设置不同bank的IO电压不同。不过你这个是做输出嘛,这个就好办了。只要能够起到开关作用就行了,关键是你的逻辑考虑对。  发表于 2014-1-1 15:26

该用户从未签到

推荐
发表于 2014-1-2 07:02 | 只看该作者
ych634227759 发表于 2014-1-1 00:48% r+ ~. F0 r+ k/ V( \  U
是这样子的,FPGA要接2块解码芯片,一块是DVI解码,一块是PAL解码。而实际工作的时候只有一路视频输入。 ...

: |! Z4 l" N/ R. `9 z. z# p2 B% G你第一次做板级设计吧,是否有些紧张? 4 g2 S# w1 ]; d
1. FPGA可以直接接AD1780, 不过我一般加个0-50欧姆的电阻,主要是防止以后软件要修改,至少可以飞线;不需要上拉,不过如果刚启动的时候需要关闭,应该做下拉。9 U) t( |& O" o# L7 H
2. FPGA的IO是有DVDDIO电压决定,不过不同的bank可以配置不同的电压,你需要看清楚是否是所在的bank。如果所有的IO电源都接3.3v,那就不用看了。
! k. \8 w: Q- S% M" D等你板子做出来,调试过一次,就不用怕了。

该用户从未签到

2#
发表于 2013-12-31 09:18 | 只看该作者
接个上拉或者是下拉吧,具体的要根据这个引脚的要求了。上传个芯片手册看一下呗

点评

支持!: 5.0
支持!: 5
好的,谢谢您的回复!  发表于 2013-12-31 09:21

该用户从未签到

4#
发表于 2013-12-31 10:37 来自手机 | 只看该作者
如果你想开机后让fpga初始化7180,就接个100k的下拉。
  • TA的每日心情
    开心
    2020-9-15 15:27
  • 签到天数: 1 天

    [LV.1]初来乍到

    5#
    发表于 2013-12-31 11:43 | 只看该作者
    如果系统参考电平不一样,可以加个光耦隔离为好。
    : T, J! H2 }1 V( @# K4 M. s

    该用户从未签到

    6#
    发表于 2013-12-31 14:50 | 只看该作者
    这个PIN是低电平有效的,你得看一下你FPGA上电以后IO口是什么电平?你FPGA起来以后,要不要把这个芯片关掉。你得根据你得设计需求来设计电路。建议采用三极管来控制。逻辑问题自己考虑清楚!

    点评

    支持!: 5.0
    支持!: 5
      发表于 2013-12-31 16:05

    该用户从未签到

    9#
     楼主| 发表于 2014-1-2 08:43 | 只看该作者
    part99 发表于 2014-1-2 07:02
    $ [" K7 S/ X4 a5 w% L- x# p你第一次做板级设计吧,是否有些紧张? 1 ~) v1 Z) Z" L6 w
    1. FPGA可以直接接AD1780, 不过我一般加个0-50欧姆的电阻 ...

    : N; e0 }# u) j& S! J! I嗯哪,第一次做,生怕出问题,关键是制版费+元器件费用一共好几万呢!

    该用户从未签到

    10#
    发表于 2014-1-2 09:02 | 只看该作者
    tsw446507564 发表于 2013-12-31 09:18
    . Q$ s4 K6 Q5 v2 ^) G2 m接个上拉或者是下拉吧,具体的要根据这个引脚的要求了。上传个芯片手册看一下呗

    / @4 t# U& R+ `# h- C! h( Sdatasheet呢?

    该用户从未签到

    11#
    发表于 2014-1-2 10:43 | 只看该作者
    ych634227759 发表于 2014-1-1 19:43  c9 X  j6 H6 G( o: N
    嗯哪,第一次做,生怕出问题,关键是制版费+元器件费用一共好几万呢!

    8 N9 w3 |% n# M( ^& ]) X怕的应该是老板。。。

    该用户从未签到

    12#
     楼主| 发表于 2014-1-3 15:12 | 只看该作者
    tsw446507564 发表于 2014-1-2 09:020 o( [4 k: o* k0 x0 G
    datasheet呢?
    0 L' o$ X. `$ l8 K3 A
    datasheet上传了啊,你看看帖子最下面隐藏的部分呢。谢啦!

    该用户从未签到

    15#
    发表于 2014-1-7 23:15 | 只看该作者
    ych634227759 发表于 2014-1-1 13:48
    / d! b: q2 w9 f8 {' L是这样子的,FPGA要接2块解码芯片,一块是DVI解码,一块是PAL解码。而实际工作的时候只有一路视频输入。 ...

    # c* U+ p& \" m5 W, I# W6 C上拉一下吧,我记得以前玩SPARTAN3的时候上电初始化配置的时候管脚是3态的
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-11-28 22:19 , Processed in 0.187500 second(s), 31 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表