|
|
本帖最后由 李明宗伟 于 2013-12-30 08:55 编辑
/ J; u: w2 D. U3 [& h/ A/ k8 w, j ?/ |
# b( U% C, O4 E: {. {6 L4 Q3 W( ?
所谓回路自感，就是平面层回路的等效串联电感。3 s0 I) `: S! n( h- ~; x& ?1 t$ Z
' l9 }) ? B- n' E地平面和电源平面就是为了提供低电感的回路。这个低电感回路是提供给谁用的？当然就是电容元件，而不是你认为的层间等效电容。+ ^; K) G; T# ]
) [4 T# M) T& P3 f1 ?& w$ S
“请问什么电容的等效串联电感能比PCB层间电容的等效串联电感小”，回答这个问题前，先明确几个概念。0 F2 Z, y( s6 @/ F
- G# ?& F$ M: ~, G
电感和电容是独立分量，电容决定容抗，电感决定感抗；电容再怎么牛叉，它也只能决定电容值和容抗，不要以为是电容使得回路电感小；也不能说电容的优点是低电感，因为电容本身是没有电感分量的，应该说是低的等效串联电感。" l" G1 [' b1 n+ ?8 |9 Q, y
低电感路径和层间耦合电容都是平面层回路的组成部分，但它们是独立的，不要以为层间耦合电容是包含低电感路径，并以此认为是层间耦合电容提供低电感路径。
1 e' g& n0 K$ A3 r. v5 [; |* B7 o& V! a, z: b4 c
平面层提供的低电感路径是给所有电容共用的，而不是层间等效电容独占的。) v7 i( E8 l6 J+ V( b& C
' }% b7 X( W8 C5 A: A7 l8 b" {+ k
而且，低电感只是一个方面，它并不意味着低阻抗；我们最终需要的是低阻抗。$ U$ _# ]0 V9 L! |: v& G8 L
% N6 M5 `) C. e
阻抗=感抗+容抗=L+1/C。（忽略电阻部分）
: z1 r0 O: B5 }) f4 e- _
* @( E5 ~* m9 ^) t2 Q; z" L对于层间等效电容，阻抗=平面层感抗+1/层间等效电容" I* W% l3 }1 D7 M6 c
对于电容元件，阻抗=平面层感抗+元件自身感抗+1/元件电容# t5 T- Z+ z9 i' d5 u' G& l
* \/ w( Y+ ?! Y( }5 H, H+ O/ y4 E对比看出：. Y2 }8 v. c. F5 r6 ~/ C
感抗部分，层间等效电容和电容元件的感抗大致在一个数量级上。
. W$ [# l7 _; N( _/ ~6 J容抗部分，元件电容比层间等效电容至少大4个数量级。
. i1 f$ o$ r1 B% {
D& b0 t" b8 B那你说，层间等效电容和电容元件，谁能提供更低的阻抗，更能滤除高频噪声？% [! b2 s7 P* j7 L1 ^' R
' e. F& e7 a- l( D
3 p, E! H7 G! w0 L& |" E2 W8 z% w* u- M
; V' M @* D0 `; e4 {) i4 \( Y |
|
/1 
发表于 2013-12-27 10:54
