|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
我现在做一个PCB,是三个小板拼在一起做的,故三个板子的原理图放到一个工程目录下,这三个原理图基本方案是一致的,所以里面的元件、网络有很多是一样的。比如第一个图里有RXD1,TXD1,在第二个图里也有RXD1、TXD1。但这两组网络,在PCB是独立的,彼此是没有连接的。。。
4 [; X9 A5 ?9 V- t+ @7 D现在有几个问题:+ I ]) D3 d0 v
1,在原理图编译时会出现错误。/ l7 `% R( f! F' W, Q+ A& n7 \, s X
duplicate net names wire rxd1. 在不同原理图里有相同的网络名。(我已经在NET identifier scope设置了hierarchical纵向电气连接方式。这种方式,net label的作用范围是单张原理图之内。)
. H8 W, ?4 p4 R- x4 |0 c unique identifiers errors. 这是警告。; P# h/ s2 i7 J
2,在PCB中如果设置才能避免来自不同ROOM之间的飞线连接。。(每个原理图都会自动生成一个ROOM)。2 g$ i1 I7 a) { I
. _& a% |% O* a$ o4 g, x& `. x @% q V4 Y' u/ N- C, Z. x
各位,都解决办法没!+ r/ ~1 h! M: w# h4 b
|
|